如何将自己写的模块做成IP核呢？

Oboyer · 发表于 2013-1-19 10:56:15

您需要登录才可以下载或查看，没有账号？注册

x

使用CORE Generator吗？？

asin28 · 发表于 2013-1-30 13:17:53

不是吧。

同样疑惑。。。好像只用ngc。

demonsolar · 发表于 2013-1-30 15:42:19

就是一个模块而已，想用的时候例化一下

flypinege · 发表于 2013-1-30 21:58:29

同问。。。。。。。。
高手指点。。。。

tiangua · 发表于 2013-2-1 22:53:27

可以用synplify编译成edf文件。
也可以根据不同的仿真器，编译器来做加密。

提供接口信号。。。。然后别人用的时候例化你的模块就可以了。

jikelife · 发表于 2013-2-2 12:37:13

shibushi

lordlion · 发表于 2013-2-2 17:08:18

fpga可以编成edf file,asic或者高级的做法直接编程gtech,当然,protect的verilog也是个很好的选择

coyoo · 发表于 2013-2-18 15:33:07

如果使用的是ATERA的器件和工具，建议参考：
http://bbs.ednchina.com/BLOG_ARTICLE_248287.HTM

jack_zxh · 发表于 2013-2-21 09:26:16

同问。。。。。。。。
高手指点。。。。

[求助] 如何将自己写的模块做成IP核呢？