EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 558 559 560 561562563 564 565 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 时序分析关于skew 求人解答！ ...2	ldcyes 2010-10-17	125366	harejavahill 2012-11-26 16:46
[求助] 前端设计求教	菜鸟ASIC 2012-11-24	73717	y23angchen 2012-11-26 16:12
[求助] 如何产生延迟 ...2	tangyutao 2012-11-23	105258	tjzcl 2012-11-26 14:39
[求助] xilinx DSP48A1 怎么转 altera?	nono2000 2012-11-26	02180	nono2000 2012-11-26 13:25
[求助] xilinx platform usb一代下载线支持viretex 6 fpga吗？	nir_dream 2012-11-26	22242	nir_dream 2012-11-26 12:39
[求助] ISE怎样控制create schematic symbol生成模块引脚位置	wgang0224 2012-11-6	34999	boarbing 2012-11-25 23:19
[求助] 新手做RGMII接口，请教个问题。请高手指点！	yan_hg 2012-11-25	02006	yan_hg 2012-11-25 21:55
[求助] 谁有Xilinx 账号，help to dpwnload Bit Accurate C-Model!	ferng28 2012-11-25	03368	ferng28 2012-11-25 19:07
[讨论] 有VGA接口转AV接口的线吗	j200681106 2012-11-25	01996	j200681106 2012-11-25 17:42
[求助] 谁有dsp builder 9.0的教程啊求共享	wx371793214 2012-11-25	02071	wx371793214 2012-11-25 10:46
[求助] ise 14.2 license 过期	yangchao1t 2012-11-24	02022	yangchao1t 2012-11-24 13:39
[求助] verilog中关于端口声明的一点疑问	bookbike 2012-11-16	76681	教父 2012-11-24 11:47
[求助] 问一个license的问题	284294022 2012-11-23	22082	bingled 2012-11-24 11:44
[求助] 求助：FPGA程序的动态重构配置问题！！！！！	fascinate 2012-11-19	42702	fascinate 2012-11-24 10:19
[求助] Quartus ii alt3pram 怎么产生?	nono2000 2012-11-23	02415	nono2000 2012-11-23 23:30
[求助] 请问Forward SAIF file是怎么来的啊	shxr 2012-2-12	32583	rivita 2012-11-23 23:26
[求助] 求XUPV5_LX110T的原理图	明明会飞 2012-11-15	23866	rivita 2012-11-23 23:25
求教Xilinx Virtex-5 FPGA例化后功耗评估问题	laubaggio 2008-10-7	43692	maws 2012-11-23 16:45
[求助] 有谁在搞45nm 32nm啊？能不能求教下	ch_5588 2011-9-4	32834	andy2000a 2012-11-23 16:33
[求助] UVM怎么编译啊	hyc_neddy 2012-11-23	02858	hyc_neddy 2012-11-23 16:26
[求助] window7安装modelsim6.0问题	maodou19871126 2010-4-4	84097	stormyoyo 2012-11-23 15:32
写testbench用什么工具？ ...2 3 4 5	蔡一小碟 2006-10-22	4315720	dreamylife 2012-11-23 15:17
[讨论] mux与LUT资源消耗及逻辑级数关系讨论	como19860708 2012-11-23	05571	como19860708 2012-11-23 10:19
[求助] 请教SDRAM刷新所采用的策略?	leasor 2012-11-22	31896	leasor 2012-11-22 19:43
[求助] altera的硬核和软核	hoho0ohoh 2012-10-11	75058	kaiseradler 2012-11-22 13:56
[求助] verilog task protection	hcjian 2012-11-22	02051	hcjian 2012-11-22 11:55
[招聘] 无锡招聘FPGA工程师	songjun2183295 2012-11-18	22903	songjun2183295 2012-11-22 11:20
[求助] 双时钟域时序约束问题	yangchao1t 2012-11-17	87898	yangchao1t 2012-11-22 10:54
[求助] 两输入同频方波异或后怎么判断那个超前	369761094 2012-11-19	23004	369761094 2012-11-22 09:48
[讨论] 请教大家818下面的问题的。-------版主-------在哪里？	hhc789 2012-11-19	76843	hhc789 2012-11-21 22:49
[求助] Verilog LE RAM 问题?	nono2000 2012-11-21	01539	nono2000 2012-11-21 22:11
[解决] 问一个综合成门级网表的问题	284294022 2012-11-20	33406	cxl666 2012-11-21 22:07
[求助] 状态机的问题	xmffsf 2012-11-21	45843	xmffsf 2012-11-21 21:54
求synopsysinstaller文件	easybad 2007-6-2	93335	_liquan_ 2012-11-21 20:37
[求助] 怎么样生成门级的verilog代码？	284294022 2012-11-21	62735	284294022 2012-11-21 20:31

1 ... 558 559 560 561562563 564 565 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1