在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2375|回复: 2

[求助] 又来问个dc综合中module的问题了

[复制链接]
发表于 2012-12-17 15:25:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是这样的,一个.v文件,只有一个module。但是综合的时候,最后输出verilog格式的网表时候。会自动的生成一些比如加法器的子module。

我想去掉这些,只用一个module表示综合出来的网表。怎么做?
ungroup好像对这种情况不起作用
 楼主| 发表于 2012-12-17 15:32:28 | 显示全部楼层
自己查了一下,好像解决了,compile -ungroup_all
各位,是不是这样?
发表于 2012-12-18 11:31:10 | 显示全部楼层
方法应该不是这个,如果你在综合时还有其它module,也会被ungroup,
另外,我觉得综合器这样做还是有好处的,这样给加法器,甚至在其它地方的乘法器...提供了一个boundry,
楼主可以试试不用synthetic_library,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 15:36 , Processed in 0.015502 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表