又来问个dc综合中module的问题了

284294022 · 发表于 2012-12-17 15:25:05

您需要登录才可以下载或查看，没有账号？注册

×

是这样的，一个.v文件，只有一个module。但是综合的时候，最后输出verilog格式的网表时候。会自动的生成一些比如加法器的子module。

我想去掉这些，只用一个module表示综合出来的网表。怎么做？
ungroup好像对这种情况不起作用

284294022 · 发表于 2012-12-17 15:32:28

自己查了一下，好像解决了，compile -ungroup_all
各位，是不是这样？

my2817 · 发表于 2012-12-18 11:31:10

方法应该不是这个,如果你在综合时还有其它module,也会被ungroup,
另外,我觉得综合器这样做还是有好处的,这样给加法器,甚至在其它地方的乘法器...提供了一个boundry,
楼主可以试试不用synthetic_library,

账号		自动登录	找回密码
密码			注册

[求助] 又来问个dc综合中module的问题了