设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 高手请进 ~ 如何报告出某一条逻辑路径上是否被插入了buf ...

发新帖

查看: 2162|回复: 0

[求助] 高手请进 ~ 如何报告出某一条逻辑路径上是否被插入了buffer？工具不限

发表于 2016-6-3 17:31:24 | 显示全部楼层 |阅读模式

100资产

如题：如何报告出（综合之后的网表）某一条逻辑路径上是否被插入了buffer？工具不限，能有脚本最好。
多谢！！！

report, verilog, 后端, 综合

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:56 , Processed in 0.017613 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表