一个简单的verilog程序，小数能直接赋值吗

tianyu751 · 发表于 2012-5-23 19:55:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

module Step_size (h_0,h_1,h_2,h_3,h_4,h_5,enter);
parameter a=0.25;
parameter b=0.125;
parameter c=0.0625;
parameter d=0.03125;
parameter e=0.015625;
parameter f=0.0078125;
output [31:0] h_0,h_1,h_2,h_3,h_4,h_5;
input  [31:0] enter;
reg          h_0,h_1,h_2,h_3,h_4,h_5;
always@(posedge enter)
  begin
h_0<=a;
h_1<=b;
h_2<=c;
h_3<=d;
h_4<=e;
h_5<=f;
end
endmodule
这个程序能实现吗

tianyu751 · 发表于 2012-5-23 21:10:26

小数应该怎么处理啊？求高手指教

gaurson · 发表于 2012-5-23 22:15:57

网上有很多处理定点数和浮点数的介绍，自己可以搜索看看，一般都是用矢量来表示不同的部分的。

yulaoxie · 发表于 2012-5-23 22:24:13

这个应该不行吧

tianyu751 · 发表于 2012-5-23 22:39:16

好的，谢谢

iloveic2012 · 发表于 2012-5-24 11:27:25

回复 1# tianyu751

同问？

tianyu751 · 发表于 2012-5-24 12:24:35

用的浮点小数格式输入的，不过不知道怎么转化成输出显示成十进制小数

tianyu751 · 发表于 2012-5-24 12:26:17

本想用一个ip核仿真试试，结果仿真各种错误，还没解决呢

karl.111 · 发表于 2012-5-24 13:54:12

好樣的！

fxty · 发表于 2012-5-25 08:16:45

可以参考一下定点小数的使用方法可以实现但是直观上都是整数

[求助] 一个简单的verilog程序，小数能直接赋值吗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1