EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 562 563 564 565566567 568 569 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[转贴] 下一代网络设备核心单元－网络处理器应用研究	eaglelsb 2011-4-26	37116	zhaowf 2012-11-8 20:38
[求助] 两个VIA有相同的contactCodeNumber??	xmffsf 2012-11-8	23718	zhq415758192 2012-11-8 19:08
请教：序列检测器仿真问题（附了代码） ...2	automanhdp 2008-10-21	128623	lizhaoisinchina 2012-11-8 17:25
[求助] 10010序列检测器的modelsim仿真问题 ...2 3	ve8736 2010-3-6	2410689	lizhaoisinchina 2012-11-8 17:24
[求助] FPGA的人机交互界面设计	yucaoxilin 2012-11-3	64367	peppermint 2012-11-8 16:59
[求助] cyclone的片内时钟	574920045 2012-11-8	03711	574920045 2012-11-8 15:44
[求助] 32位加法器用hdl描述还是用ipcore 的加法器好（速度和面积）	yangchao1t 2012-11-8	53358	yp19890718 2012-11-8 15:39
[求助] 求高倍率分频的设计思路	zzj0329 2012-11-7	23212	zzj0329 2012-11-8 13:45
[求助] ISE生成的ROM模块的大小调整	wgang0224 2012-11-6	12228	wgang0224 2012-11-8 09:44
[求助] vcs覆盖率统计命令	bob_haohao 2012-4-12	710365	jrmjrf 2012-11-8 09:15
[求助] 大家看看这个在VHDL中元件申明verilog常数是不是这样做的？？	xkxaut0701 2012-11-7	22595	xkxaut0701 2012-11-8 09:08
[求助] 关键路径和对应代码	lulugui 2010-5-16	96839	tjzcl 2012-11-8 09:05
关于根据关键路径加约束问题 ...2	landyw 2004-8-27	1115734	tjzcl 2012-11-8 09:00
[求助] DC综合时，关键路径怎么会随着时钟的变化而发生变化那	fanjicong 2011-10-21	85014	tjzcl 2012-11-8 08:58
[求助] 请大侠们帮忙出几个基于FPGA的论文题目	平凡的足迹 2012-10-6	42605	tjzcl 2012-11-8 08:53
[求助] xilinx的综合大家都用什么工具啊？	birdf 2012-11-8	12532	pusher_yxg 2012-11-8 08:41
[求助] 请问在哪里可以找到关于DAC（design automation conference）的资料？	litterstrong 2012-11-7	12239	litterstrong 2012-11-8 08:35
[求助] 余3码的作用（不是余3循环码）	无言之约 2012-11-5	13233	无言之约 2012-11-7 22:54
ECC	hzm2009 2009-7-14	66754	14425324 2012-11-7 21:48
[活动] 求解compile_ultra -spg	ccchunyu2652 2012-11-7	03484	ccchunyu2652 2012-11-7 16:47
[求助] 请帮我看看这段代码有没有问题啊?	yangjhua9161 2012-11-7	22317	henryshen2000 2012-11-7 16:37
[求助] ISE综合之后怎么看reg wire信号	zhaow0422 2012-11-7	19842	Gary.wang 2012-11-7 15:56
[求助] sdram使用切换bank的读写方式会比正常的读写增加功耗吗	ckzuan 2012-11-6	22497	duan_dzj 2012-11-7 15:18
求助！modelsim6.0自动关闭	eedavidtop 2008-3-14	22910	jjftt 2012-11-7 14:48
[求助] 请问哪里有关于DAC（design automation conference）的相关文档资料？	litterstrong 2012-11-7	02640	litterstrong 2012-11-7 14:23
请教各位大虾：综合脚本（synthesis script）是一个什么概念？？ ...2	oulong 2007-4-25	106579	yueqianglxiaxia 2012-11-7 12:50
[求助] ISE设计能否在区域设计布线后把布线完全复制到别的同样大小区域？	yangchao1t 2012-11-6	52222	yangchao1t 2012-11-7 11:06
[讨论] 关于AXI总线和Avalon总线的讨论贴	qb1781 2010-10-24	512120	hawaii_e 2012-11-7 10:46
[讨论] usb phy中的问题	315004910 2012-11-7	02159	315004910 2012-11-7 10:33
[讨论] 信号赋值	574920045 2012-11-7	02253	574920045 2012-11-7 09:31
关于MODELSIM6.0的一个问题	wjx197733 2004-9-15	53618	xhuwlj 2012-11-7 02:21
[求助]ModelSim SE 6.0安装文件	Jakyshark 2005-11-21	13888	xhuwlj 2012-11-7 02:17
求modelsim se 6.0教程	小梅子 2007-3-30	54071	xhuwlj 2012-11-7 02:13
[讨论] Block RAM输出寄存会占用slice中的寄存器吗？	挂在天边的鱼 2012-10-23	64894	挂在天边的鱼 2012-11-6 22:31
[讨论] 一个奇怪的verilog语法	my2817 2012-11-6	05776	my2817 2012-11-6 22:25

1 ... 562 563 564 565566567 568 569 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1