数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31235|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 564 565 566 567568569 570 571 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[活动] 求解compile_ultra -spg	ccchunyu2652 2012-11-7	03520	ccchunyu2652 2012-11-7 16:47
[求助] 请帮我看看这段代码有没有问题啊?	yangjhua9161 2012-11-7	22374	henryshen2000 2012-11-7 16:37
[求助] ISE综合之后怎么看reg wire信号	zhaow0422 2012-11-7	19902	Gary.wang 2012-11-7 15:56
[求助] sdram使用切换bank的读写方式会比正常的读写增加功耗吗	ckzuan 2012-11-6	22556	duan_dzj 2012-11-7 15:18
求助！modelsim6.0自动关闭	eedavidtop 2008-3-14	22972	jjftt 2012-11-7 14:48
[求助] 请问哪里有关于DAC（design automation conference）的相关文档资料？	litterstrong 2012-11-7	02692	litterstrong 2012-11-7 14:23
请教各位大虾：综合脚本（synthesis script）是一个什么概念？？ ...2	oulong 2007-4-25	106693	yueqianglxiaxia 2012-11-7 12:50
[求助] ISE设计能否在区域设计布线后把布线完全复制到别的同样大小区域？	yangchao1t 2012-11-6	52270	yangchao1t 2012-11-7 11:06
[讨论] 关于AXI总线和Avalon总线的讨论贴	qb1781 2010-10-24	512199	hawaii_e 2012-11-7 10:46
[讨论] usb phy中的问题	315004910 2012-11-7	02202	315004910 2012-11-7 10:33
[讨论] 信号赋值	574920045 2012-11-7	02302	574920045 2012-11-7 09:31
关于MODELSIM6.0的一个问题	wjx197733 2004-9-15	53676	xhuwlj 2012-11-7 02:21
[求助]ModelSim SE 6.0安装文件	Jakyshark 2005-11-21	13922	xhuwlj 2012-11-7 02:17
求modelsim se 6.0教程	小梅子 2007-3-30	54132	xhuwlj 2012-11-7 02:13
[讨论] Block RAM输出寄存会占用slice中的寄存器吗？	挂在天边的鱼 2012-10-23	64934	挂在天边的鱼 2012-11-6 22:31
[讨论] 一个奇怪的verilog语法	my2817 2012-11-6	05819	my2817 2012-11-6 22:25
[求助] 求助！virtex-4 开发板上芯片时序特性是在哪个文档里，音频采样是用的哪个芯片？ML402	zwl6600233 2012-11-6	01938	zwl6600233 2012-11-6 22:02
[讨论] Altera FPGA 仿真分类	cyberly 2012-10-31	53083	fuyaolong 2012-11-6 21:43
[求助] 大家帮我看看这个verilog代码哪里错了？？？	xkxaut0701 2012-11-6	52919	飞扬紫百合 2012-11-6 18:00
[求助] fft ip核	fallysun 2012-11-6	03107	fallysun 2012-11-6 16:15
[求助] Modelsim 的PLL仿真出现问题（内容见帖子）	csba5201989 2011-4-6	410124	jack123jj 2012-11-6 16:12
[求助] DC综合遇上冲突问题，求解决	moodangel 2012-11-5	84856	moodangel 2012-11-6 16:07
[求助] fpga 视频处理	j200681106 2012-11-5	53134	duan_dzj 2012-11-6 15:22
[求助] 降速处理	kangm 2012-11-5	63421	kangm 2012-11-6 14:36
[求助] 求助MP3 decoder VHDL@Spartan6	sctracy 2012-11-6	13856	arccosx 2012-11-6 13:27
[求助] xinlinx v4-60的Fpga的ddr 接口怎么做？	hunk_yang 2012-9-18	42911	daisyzeng0407 2012-11-6 11:25
[求助] RTL原理图中，WideOr不能引出三根线吗？	cyberly 2012-11-5	74315	cyberly 2012-11-6 00:22
[讨论] 请教512个数相加的verilog代码，如何循环简化？急急	dong_chun_xiao 2012-10-25	44822	Sandeman 2012-11-5 22:37
[求助] PAD 的VD33连接到VSS上的问题	zuoyedeyu 2012-11-5	12616	rainoffire 2012-11-5 22:16
[求助] 请教一下，AD芯片中的MU delay是什么意思？	wjhdmmm 2011-10-26	22964	whr701 2012-11-5 21:42
[求助] 如何配置RTL8111B的千兆和百兆？其EEPROM如何设计？万分感谢！	zhicc 2012-10-29	54917	zhicc 2012-11-5 19:50
[讨论] FPGA（IC）设计中用到的软件	gongwen 2012-7-27	43358	zgj07 2012-11-5 18:08
[求助] 会写一些常见的驱动和小的project，请问下一步该学点啥？	cyberly 2012-11-5	02763	cyberly 2012-11-5 17:58
[求助] 关于Matlab 2010a调用Quartus 11.1sp2中SignalTap II采集数据问题	zzkkelley 2012-11-4	27922	zzkkelley 2012-11-5 15:50
[求助] 工程模块替换	574920045 2012-11-3	43273	xkxaut0701 2012-11-5 14:08

1 ... 564 565 566 567568569 570 571 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31235|排名: 8

快速发帖

浏览过的版块

站长推荐 /1