在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ise map 时DCM警告 yangchao1t 2012-10-18 02227 yangchao1t 2012-10-18 10:59
[求助] Area constraint could not be met for block .., 但综合后的slice足够(占55%) yangchao1t 2012-10-18 03056 yangchao1t 2012-10-18 10:56
求助:夏宇闻eeprom 中可综合问题 leecholsoo 2008-6-27 22916 9065574912 2012-10-18 10:42
[讨论] 求高速ADC推荐 tigerajs 2012-10-18 01861 tigerajs 2012-10-18 10:29
[求助] 哪位壮士对以太网phy有了解 求帮助 一灯大师 2012-9-27 74759 mailtoyj 2012-10-18 10:13
[求助] sdram问题 tangate 2012-10-9 31945 mailtoyj 2012-10-18 10:12
[求助] 分频时钟定义(DC综合) cxj2010 2012-10-16 33581 教父 2012-10-17 23:30
[求助] 高手,请问VHDL 的 WHEL 怎么用才可以? keyway 2012-10-17 43932 keyway 2012-10-17 20:36
[求助] Found area constraint ratio of 100 (+ 5) on block top, actual ratio is 52意义 yangchao1t 2012-10-17 03950 yangchao1t 2012-10-17 18:08
[讨论] 各位同僚画逻辑电路图都用什么工具啊 shxr 2012-10-16 33340 shxr 2012-10-17 16:04
[求助] synplify综合时钟约束与ISE housong 2012-10-17 03231 housong 2012-10-17 15:32
[求助] xilinx 配置offset in/out对应的clock majia123qwe 2012-10-16 24412 majia123qwe 2012-10-17 11:37
求助:请问关于windows下用modelsim使用verilog和SystemC进行验证的问题 attachment  ...2 catfish 2006-11-22 158343 zhangrenzhe001 2012-10-17 11:16
[求助] Virtex-6系列 FPGA控制器是否是“读写数据端口始终相同”? 乐烁橙 2012-10-17 01927 乐烁橙 2012-10-17 10:02
[求助] 看门狗控制控制 whr701 2012-10-16 12514 keepburning 2012-10-17 08:56
[求助] 问个2个小问题,关于verilog attach_img  ...2 傅青云 2012-10-6 104488 shuxu0514v 2012-10-16 20:10
[讨论] parameter和#parameter有区别吗? cyberly 2012-10-11 31863 shuxu0514v 2012-10-16 20:05
[讨论] 如何让等精度频率计实时更新数据? zhpg009 2012-10-11 72863 923618040 2012-10-16 19:55
[求助] verilog 不能参数宏,宏扩展有啥办法没有?  ...2 yangchao1t 2012-10-7 106444 923618040 2012-10-16 19:54
[求助] 12864如何仅在一页中的指定列做列扫描,而不扫描之后的列就扫描其他页? attach_img cyberly 2012-10-11 12105 923618040 2012-10-16 19:53
[求助] spartan-6 distributed ram 支持4端口模式,ISE core怎么没此选项 yangchao1t 2012-10-8 22132 923618040 2012-10-16 19:52
[求助] Synplify pro 9.6.2 无法注册问题? keyway 2012-10-12 11925 923618040 2012-10-16 19:51
[求助] synplify综合网表逻辑与rtl设计不一致 housong 2012-10-11 34115 923618040 2012-10-16 19:50
[求助] 动态配置DCM_CLKGEN 遇到的问题 zixuan1982 2012-10-12 23282 923618040 2012-10-16 19:49
[求助] 求助:XILINX下用modelsim仿真出现为题,# ** Error: (vsim-3033)  ...2 xiaosha921 2011-8-6 1612743 923618040 2012-10-16 19:48
[讨论] DC 综合结果多出一个module:top_DW01_inc_0 my2817 2012-10-11 63194 923618040 2012-10-16 19:44
[求助] 在synplify Error in job: AlteraPlaceAndRoute? keyway 2012-10-15 31550 923618040 2012-10-16 19:37
[讨论] INTEL && MARVELL && AMD 如何选择? xchenw 2012-7-25 62978 923618040 2012-10-16 19:31
[求助] 安装vcs2008成功后,编译报错,求解! 子幽墨雨 2012-3-15 44281 子幽墨雨 2012-10-16 15:44
[求助] 请教下关于Moselsim中 Library xilinxcorelib not found的解决方法 sarah.china 2011-9-4 49541 豆豆芽芽 2012-10-16 15:04
[求助] 请问从这样的SRAM模型设计出来的控制逻辑能正确吗? ttxs2009 2012-10-15 42464 javasun 2012-10-16 14:01
【求】synopsys VCS license  ...23 thenameofworld 2008-6-3 2914982 canito777 2012-10-16 13:36
[求助] 国家仪器 FPGA工程师 mazama 2012-10-15 32362 duan_dzj 2012-10-16 13:32
[求助] 求解释Setup time和 Hold time 为什么有时候是负的 ccchunyu2652 2012-10-16 22521 liangyi790328_8 2012-10-16 13:19
[求助] 求RHEL6.3 Client版下载 ccchunyu2652 2012-10-16 02211 ccchunyu2652 2012-10-16 13:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 06:08 , Processed in 0.051465 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块