EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 566 567 568 569570571 572 573 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 怎么设置xinlix FPGA的I/O电压为5v	tigerajs 2012-9-28	63309	zzkkelley 2012-10-27 02:48
[讨论] 提高模拟数据测试精度	liming_0521 2012-9-28	12361	zzkkelley 2012-10-27 02:46
[求助] 时序约束，输入输出信号是和晶振还是DCM输出的时钟建立约束关系	yangchao1t 2012-10-16	34895	zzkkelley 2012-10-27 02:17
[求助] 请问 ngd 文件如何转换成可阅读的文本文件？	yangchao1t 2012-10-24	33444	zzkkelley 2012-10-27 02:02
[求助] 有没有对FPGA和数字下变频熟悉的大侠呢，请教个用FPGA进行数字下变频的问题	吃饭睡觉喝水 2012-10-23	76330	zzkkelley 2012-10-27 01:28
[原创] SystemVerilog流操作	hyc_neddy 2012-10-26	02056	hyc_neddy 2012-10-26 22:45
[原创] SystemVerilog流操作	hyc_neddy 2012-10-26	02597	hyc_neddy 2012-10-26 22:44
[求助] 求助，关于quartusii中的clock network delay！万分感谢！ ...2	del_1010 2011-3-22	147231	matafeiye 2012-10-26 21:46
[求助] 关于verilog 编译时latches的警告求助	江南炊烟 2012-10-26	613518	tiangua 2012-10-26 21:45
[求助] 请教512个数相加的verilog代码，如何循环简化？急急	dong_chun_xiao 2012-10-25	34919	tiangua 2012-10-26 20:26
[求助] modelsim做后仿真时间单位不一致，仿真结果不一致，为什么	gao_peng 2012-10-19	48563	lansewanmei521 2012-10-26 17:27
[求助] 小程序	tangate 2012-10-23	42661	tangate 2012-10-26 16:14
[讨论] 0.13um工艺，ARM926ejs主频周期3.6ns，算低吗？	zhq415758192 2012-10-26	53367	zhq415758192 2012-10-26 15:15
[讨论] 请教各位给指教一下，看看下面的代码，具体的电路是什么	hhc789 2012-10-24	72498	IceXmas 2012-10-26 11:03
[原创] 请教，异步fifo设计时遇到一个问题	djqlyy 2012-10-25	42629	IceXmas 2012-10-26 10:54
[求助] ncverilog 与 ncxlmode是不是同一个命令？	Civil86 2012-10-26	04820	Civil86 2012-10-26 10:48
[求助] 关于笔试，急`	wangzhe3171 2012-10-25	12911	falloutmx 2012-10-26 09:24
[讨论] IP核时序约束过不了，怎么办？	asyou 2012-10-25	43048	asyou 2012-10-26 09:21
[求助] 如何将50MHZ的时钟精确分频为1HZ ...2	jefby 2012-10-23	1229944	IceXmas 2012-10-26 09:19
[求助] 求推荐个数字信号处理和数据通信协议用途的FPGA开发板	dkjhl623 2012-10-19	43650	dkjhl623 2012-10-26 09:18
[求助] 一个modelsim可否既连quartus ii，又连ise？	cyberly 2012-10-3	52487	zzkkelley 2012-10-26 00:17
[讨论] 请教各位给指教一下，看看下面的代码，具体的电路是什么	hhc789 2012-10-24	52779	hhc789 2012-10-25 18:36
modelsim中文教程 ...2 3	oli 2008-7-3	267374	sxlwzl 2012-10-25 18:11
[求助] 有没有人直接用DC—shell的	ihateyounot 2012-10-25	11825	Gary.wang 2012-10-25 18:06
[求助] DDR2 FPGA调试求助！！！！	harejavahill 2012-10-25	63180	harejavahill 2012-10-25 17:24
[求助] 32位加法器如何由LUT搭建实现？	yangchao1t 2012-10-24	23160	yangchao1t 2012-10-25 11:27
异步时钟综合	atuhappy 2005-7-12	84762	Timme 2012-10-25 10:55
[求助] 【求助】FPGA方向	半岁man 2012-10-23	32197	飞扬紫百合 2012-10-25 10:13
[求助] 请问这个DCM约束出错是啥原因？	yangchao1t 2012-10-23	11906	acgoal 2012-10-25 08:18
[求助] dc 综合求助	chenyueboy 2012-10-23	96279	fengqing1012 2012-10-24 23:24
[讨论] 请教一个关于buffer的问题	shxr 2012-10-24	32637	fengqing1012 2012-10-24 23:13
[求助] IC数字设计中做哪块比较好啊	tianzunhui 2012-10-24	42828	zhjl 2012-10-24 23:08
[求助] Verilog的初学者	军少 2012-10-22	72496	zhjl 2012-10-24 22:57
[求助] DDR2/3 controller ASIC设计请教！！！！	skyzl 2012-10-17	22559	0205feiyu 2012-10-24 21:37
[求助] 用flash配置FPGA的后续问题	jnxu2007 2012-10-18	12880	jnxu2007 2012-10-24 21:33

1 ... 566 567 568 569570571 572 573 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1