EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 569 570 571 572573574 575 576 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 哪位壮士对以太网phy有了解求帮助	一灯大师 2012-9-27	75142	mailtoyj 2012-10-18 10:13
[求助] sdram问题	tangate 2012-10-9	32089	mailtoyj 2012-10-18 10:12
[求助] 分频时钟定义（DC综合）	cxj2010 2012-10-16	33758	教父 2012-10-17 23:30
[求助] 高手,请问VHDL 的 WHEL 怎么用才可以?	keyway 2012-10-17	44111	keyway 2012-10-17 20:36
[求助] Found area constraint ratio of 100 (+ 5) on block top, actual ratio is 52意义	yangchao1t 2012-10-17	04079	yangchao1t 2012-10-17 18:08
[讨论] 各位同僚画逻辑电路图都用什么工具啊	shxr 2012-10-16	33527	shxr 2012-10-17 16:04
[求助] synplify综合时钟约束与ISE	housong 2012-10-17	03435	housong 2012-10-17 15:32
[求助] xilinx 配置offset in/out对应的clock	majia123qwe 2012-10-16	24594	majia123qwe 2012-10-17 11:37
求助：请问关于windows下用modelsim使用verilog和SystemC进行验证的问题 ...2	catfish 2006-11-22	158932	zhangrenzhe001 2012-10-17 11:16
[求助] Virtex-6系列 FPGA控制器是否是“读写数据端口始终相同”？	乐烁橙 2012-10-17	02075	乐烁橙 2012-10-17 10:02
[求助] 看门狗控制控制	whr701 2012-10-16	12685	keepburning 2012-10-17 08:56
[求助] 问个2个小问题，关于verilog ...2	傅青云 2012-10-6	104776	shuxu0514v 2012-10-16 20:10
[讨论] parameter和#parameter有区别吗？	cyberly 2012-10-11	31982	shuxu0514v 2012-10-16 20:05
[讨论] 如何让等精度频率计实时更新数据？	zhpg009 2012-10-11	72992	923618040 2012-10-16 19:55
[求助] verilog 不能参数宏，宏扩展有啥办法没有？ ...2	yangchao1t 2012-10-7	106810	923618040 2012-10-16 19:54
[求助] 12864如何仅在一页中的指定列做列扫描，而不扫描之后的列就扫描其他页？	cyberly 2012-10-11	12268	923618040 2012-10-16 19:53
[求助] spartan-6 distributed ram 支持4端口模式,ISE core怎么没此选项	yangchao1t 2012-10-8	22275	923618040 2012-10-16 19:52
[求助] Synplify pro 9.6.2 无法注册问题?	keyway 2012-10-12	12104	923618040 2012-10-16 19:51
[求助] synplify综合网表逻辑与rtl设计不一致	housong 2012-10-11	34396	923618040 2012-10-16 19:50
[求助] 动态配置DCM_CLKGEN 遇到的问题	zixuan1982 2012-10-12	23466	923618040 2012-10-16 19:49
[求助] 求助：XILINX下用modelsim仿真出现为题，# ** Error: (vsim-3033) ...2	xiaosha921 2011-8-6	1613297	923618040 2012-10-16 19:48
[讨论] DC 综合结果多出一个module:top_DW01_inc_0	my2817 2012-10-11	63381	923618040 2012-10-16 19:44
[求助] 在synplify Error in job: AlteraPlaceAndRoute?	keyway 2012-10-15	31648	923618040 2012-10-16 19:37
[讨论] INTEL && MARVELL &&　ＡＭＤ　如何选择？	xchenw 2012-7-25	63159	923618040 2012-10-16 19:31
[求助] 安装vcs2008成功后，编译报错，求解！	子幽墨雨 2012-3-15	44500	子幽墨雨 2012-10-16 15:44
[求助] 请教下关于Moselsim中 Library xilinxcorelib not found的解决方法	sarah.china 2011-9-4	49772	豆豆芽芽 2012-10-16 15:04
[求助] 请问从这样的SRAM模型设计出来的控制逻辑能正确吗？	ttxs2009 2012-10-15	42606	javasun 2012-10-16 14:01
【求】synopsys VCS license ...2 3	thenameofworld 2008-6-3	2915963	canito777 2012-10-16 13:36
[求助] 国家仪器 FPGA工程师	mazama 2012-10-15	32564	duan_dzj 2012-10-16 13:32
[求助] 求解释Setup time和 Hold time 为什么有时候是负的	ccchunyu2652 2012-10-16	22715	liangyi790328_8 2012-10-16 13:19
[求助] 求RHEL6.3 Client版下载	ccchunyu2652 2012-10-16	02286	ccchunyu2652 2012-10-16 13:07
[求助] SMG码是什么意思？	cyberly 2012-4-28	47822	zcjzcj11 2012-10-15 21:11
[求助] VHDL 怎么定义讯号防止优化?	keyway 2012-10-12	44190	keyway 2012-10-15 15:33
[求助] ISE 实现 bottom up设计	gbsid 2012-10-15	02069	gbsid 2012-10-15 11:33
[求助] 求指导虚拟机redhat5企业版安装vcs工具	zhang861616 2012-10-12	23092	zhang861616 2012-10-15 11:25

1 ... 569 570 571 572573574 575 576 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1