数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 570 571 572 573574575 576 577 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] spartan6 一个BANK 支持两片DDR2不？	shiyinjita 2012-10-19	01921	shiyinjita 2012-10-19 10:52
[求助] ISE13.2调用$random报错	SwordTiger 2012-4-10	25768	leebt 2012-10-19 10:26
[求助] 滤波结果的数据位如何截取？	jeer630 2012-10-19	18645	neoitachi 2012-10-19 09:51
[求助] 关于signal tap II 逻辑分析仪的几点小白问题	jeer630 2012-10-17	33358	yp19890718 2012-10-19 09:41
[原创] FPGA的sigal tap怎么用，求大神	shuaishuaif22 2012-10-18	32323	tiangua 2012-10-18 23:43
[求助] modelsim视频教程	flwlucky 2012-10-18	13910	njdemale 2012-10-18 20:31
[求助] synplify 2012 与 Quartus ii 12.0 问题好多?	keyway 2012-10-17	13502	飞扬紫百合 2012-10-18 16:38
[求助] 关于DSP与FIFO之间的交互的疑惑，求解答	326151792 2012-10-18	35480	fei_yang 2012-10-18 16:34
[求助] AHB协议下，HOST读写时钟能不能分离？	刹那天堂 2012-10-18	43135	飞扬紫百合 2012-10-18 16:29
[求助] altera的pcie是不是后面非得接avalon-st呢？	caiying1909 2012-10-18	27269	caiying1909 2012-10-18 15:39
[求助] ise map能通但par 不通	yangchao1t 2012-10-17	64080	lizxgg 2012-10-18 13:55
[求助] 有哪位大侠知道PCM音频数据的存放格式	刺猬精灵 2012-10-17	12298	falloutmx 2012-10-18 11:11
[求助] ise map 时DCM警告	yangchao1t 2012-10-18	02515	yangchao1t 2012-10-18 10:59
[求助] Area constraint could not be met for block .., 但综合后的slice足够(占55%)	yangchao1t 2012-10-18	03219	yangchao1t 2012-10-18 10:56
求助：夏宇闻eeprom 中可综合问题	leecholsoo 2008-6-27	23138	9065574912 2012-10-18 10:42
[讨论] 求高速ADC推荐	tigerajs 2012-10-18	01961	tigerajs 2012-10-18 10:29
[求助] 哪位壮士对以太网phy有了解求帮助	一灯大师 2012-9-27	75267	mailtoyj 2012-10-18 10:13
[求助] sdram问题	tangate 2012-10-9	32144	mailtoyj 2012-10-18 10:12
[求助] 分频时钟定义（DC综合）	cxj2010 2012-10-16	33825	教父 2012-10-17 23:30
[求助] 高手,请问VHDL 的 WHEL 怎么用才可以?	keyway 2012-10-17	44160	keyway 2012-10-17 20:36
[求助] Found area constraint ratio of 100 (+ 5) on block top, actual ratio is 52意义	yangchao1t 2012-10-17	04127	yangchao1t 2012-10-17 18:08
[讨论] 各位同僚画逻辑电路图都用什么工具啊	shxr 2012-10-16	33590	shxr 2012-10-17 16:04
[求助] synplify综合时钟约束与ISE	housong 2012-10-17	03480	housong 2012-10-17 15:32
[求助] xilinx 配置offset in/out对应的clock	majia123qwe 2012-10-16	24646	majia123qwe 2012-10-17 11:37
求助：请问关于windows下用modelsim使用verilog和SystemC进行验证的问题 ...2	catfish 2006-11-22	159113	zhangrenzhe001 2012-10-17 11:16
[求助] Virtex-6系列 FPGA控制器是否是“读写数据端口始终相同”？	乐烁橙 2012-10-17	02147	乐烁橙 2012-10-17 10:02
[求助] 看门狗控制控制	whr701 2012-10-16	12750	keepburning 2012-10-17 08:56
[求助] 问个2个小问题，关于verilog ...2	傅青云 2012-10-6	104866	shuxu0514v 2012-10-16 20:10
[讨论] parameter和#parameter有区别吗？	cyberly 2012-10-11	32025	shuxu0514v 2012-10-16 20:05
[讨论] 如何让等精度频率计实时更新数据？	zhpg009 2012-10-11	73061	923618040 2012-10-16 19:55
[求助] verilog 不能参数宏，宏扩展有啥办法没有？ ...2	yangchao1t 2012-10-7	106941	923618040 2012-10-16 19:54
[求助] 12864如何仅在一页中的指定列做列扫描，而不扫描之后的列就扫描其他页？	cyberly 2012-10-11	12349	923618040 2012-10-16 19:53
[求助] spartan-6 distributed ram 支持4端口模式,ISE core怎么没此选项	yangchao1t 2012-10-8	22337	923618040 2012-10-16 19:52
[求助] Synplify pro 9.6.2 无法注册问题?	keyway 2012-10-12	12171	923618040 2012-10-16 19:51
[求助] synplify综合网表逻辑与rtl设计不一致	housong 2012-10-11	34471	923618040 2012-10-16 19:50

1 ... 570 571 572 573574575 576 577 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

快速发帖

浏览过的版块

站长推荐 /1