数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 567 568 569 570571572 573 574 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助：I2C读波形不正常！	shyaiqff 2012-7-13	12481	asyou 2012-10-29 16:16
[转贴] 新版的 Quartus II 12.0 会上传电脑 ID 耶?	nono2000 2012-10-28	63384	duan_dzj 2012-10-29 15:54
[求助] 时序违规，为什么硬件调试仍然能得出正确结果呢？	cyberly 2012-10-29	38441	cyberly 2012-10-29 14:45
[求助] 关于ip开发（模块连接问题）	yic2000 2012-10-25	21878	henryshen2000 2012-10-29 14:31
[原创] 用ModelSim仿I2Cslave代码 ...2	Tonyhai 2010-4-27	125980	yanrenyi 2012-10-29 07:10
[求助] 请问一个关于synopsys逻辑综合的问题	ttxs2009 2012-10-28	42574	ttxs2009 2012-10-29 00:18
[求助] 多项式y=a0+a1x+a2x^2+...+an*x^n ...2	sulilittle 2012-10-23	1210266	hbhbts 2012-10-28 16:27
[求助] 数字前端设计需要哪些知识？	723945992 2012-10-27	32565	qqwang106 2012-10-27 23:40
[求助] 寻问音频数据存放的格式	刺猬精灵 2012-10-15	12063	張境 2012-10-27 15:24
[求助] DC中总是有这样一个warning：cannot read link library file 'your library.db'	xiaohonging 2012-1-6	97986	wendyyang100 2012-10-27 12:36
[求助] FPGA 驱动VS8601问题	liuxiaohonghong 2012-10-27	02884	liuxiaohonghong 2012-10-27 11:10
[求助] Verilog 高手,能添加 ASCII 数值吗?	keyway 2012-10-25	22878	keyway 2012-10-27 06:22
[求助] 请问定点数平方的设计	ttxs2009 2012-9-20	12462	zzkkelley 2012-10-27 03:11
[求助] 混频器设计问题	rayallenwz 2012-9-21	24401	zzkkelley 2012-10-27 03:07
[讨论] 关于调制的一点小问题望各位大神不吝指点	hysterialee 2012-9-21	31994	zzkkelley 2012-10-27 03:04
[求助] quartusII的问题	574920045 2012-9-25	12052	zzkkelley 2012-10-27 02:53
[讨论] 怎么设置xinlix FPGA的I/O电压为5v	tigerajs 2012-9-28	63368	zzkkelley 2012-10-27 02:48
[讨论] 提高模拟数据测试精度	liming_0521 2012-9-28	12420	zzkkelley 2012-10-27 02:46
[求助] 时序约束，输入输出信号是和晶振还是DCM输出的时钟建立约束关系	yangchao1t 2012-10-16	34943	zzkkelley 2012-10-27 02:17
[求助] 请问 ngd 文件如何转换成可阅读的文本文件？	yangchao1t 2012-10-24	33510	zzkkelley 2012-10-27 02:02
[求助] 有没有对FPGA和数字下变频熟悉的大侠呢，请教个用FPGA进行数字下变频的问题	吃饭睡觉喝水 2012-10-23	76417	zzkkelley 2012-10-27 01:28
[原创] SystemVerilog流操作	hyc_neddy 2012-10-26	02069	hyc_neddy 2012-10-26 22:45
[原创] SystemVerilog流操作	hyc_neddy 2012-10-26	02623	hyc_neddy 2012-10-26 22:44
[求助] 求助，关于quartusii中的clock network delay！万分感谢！ ...2	del_1010 2011-3-22	147364	matafeiye 2012-10-26 21:46
[求助] 关于verilog 编译时latches的警告求助	江南炊烟 2012-10-26	613602	tiangua 2012-10-26 21:45
[求助] 请教512个数相加的verilog代码，如何循环简化？急急	dong_chun_xiao 2012-10-25	34972	tiangua 2012-10-26 20:26
[求助] modelsim做后仿真时间单位不一致，仿真结果不一致，为什么	gao_peng 2012-10-19	48618	lansewanmei521 2012-10-26 17:27
[求助] 小程序	tangate 2012-10-23	42750	tangate 2012-10-26 16:14
[讨论] 0.13um工艺，ARM926ejs主频周期3.6ns，算低吗？	zhq415758192 2012-10-26	53429	zhq415758192 2012-10-26 15:15
[讨论] 请教各位给指教一下，看看下面的代码，具体的电路是什么	hhc789 2012-10-24	72573	IceXmas 2012-10-26 11:03
[原创] 请教，异步fifo设计时遇到一个问题	djqlyy 2012-10-25	42676	IceXmas 2012-10-26 10:54
[求助] ncverilog 与 ncxlmode是不是同一个命令？	Civil86 2012-10-26	04884	Civil86 2012-10-26 10:48
[求助] 关于笔试，急`	wangzhe3171 2012-10-25	13002	falloutmx 2012-10-26 09:24
[讨论] IP核时序约束过不了，怎么办？	asyou 2012-10-25	43109	asyou 2012-10-26 09:21
[求助] 如何将50MHZ的时钟精确分频为1HZ ...2	jefby 2012-10-23	1230137	IceXmas 2012-10-26 09:19

1 ... 567 568 569 570571572 573 574 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

快速发帖

浏览过的版块

站长推荐 /1