设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ISE综合之后怎么看reg wire信号

发新帖

查看: 9170|回复: 1

[求助] ISE综合之后怎么看reg wire信号

发表于 2012-11-7 15:11:39 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ISE 综合之后发现看不到reg, wire, 按网上所说, keep hierarchy 为YES，又加了约束（*keep = “TRUE”*）之后，还是看不到。这个怎么办，因为想用chipscope 追踪一些数据信号，看数据流。请问大家怎么办？

相关帖子

回复

发表于 2012-11-7 15:56:10 | 显示全部楼层

如果你说的办法都不可以的话，最笨的方法就是把需要的信号定义为顶层port信号，必然可以看到；

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 05:51 , Processed in 0.021508 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表