求高倍率分频的设计思路

zzj0329

最近找工作，笔试时碰到了个奇怪的问题，原题意思如下

设计一个2的128次方分频器，占空比25%，要求用到pipeline   
PS：不是128分频，而是2exp（128）分频

我直接傻掉了，各位大侠可有好的方案，麻烦给个思路或者直接给出verilog吧，万分感激！虽然那次应聘黄掉了，我还是想知道答案，好奇害死猫啊 。

挂在天边的鱼

回复 1# zzj0329

1. module div_2e128(clk,
   
2.                  rst_n,
   
3.                  clk_div2e128
   
4.                  );
   
5. input clk;
   
6. input rst_n;
   
7. output clk_div2e128;
   
8. 
   
9. //wire cnt_en0,cnt_en1,cnt_en2,cnt_en3,cnt_en4,cnt_en5,cnt_en6,cnt_en7;
   
10. wire cnt_en0;
    
11. wire cnt_tick0,cnt_tick1,cnt_tick2,cnt_tick3,cnt_tick4,cnt_tick5,cnt_tick6;
    
12. 
    
13. reg clk_div2e128;
    
14. reg [2:0] cnt;
    
15. assign cnt_en0=1'b1;
    
16. //2^8分频
    
17. u0 div256(.clk          (clk),
    
18.           .rst_n        (rst_n),
    
19.           .cnt_en       (cnt_en0),
    
20.           .cnt_tick     (cnt_tick0)
    
21.          );
    
22. //2^8分频
    
23. u1 div256(.clk          (clk),
    
24.           .rst_n        (rst_n),
    
25.           .cnt_en       (cnt_tick0),
    
26.           .cnt_tick     (cnt_tick1)
    
27.          );
    
28. //2^4分频
    
29. always @(posedge clk,negedge rst_n)
    
30.    if(!rst_n)
    
31.       cnt <= 3'd0;
    
32.    else if(cnt_tick1)
    
33.       cnt <= cnt+1'b1;
    
34. 
    
35. always @(posedge clk,negedge rst_n)
    
36.    if(!rst_n)
    
37.       clk_div2e128 <= 1'b0;
    
38.    else if(((cnt==3'd2)||(cnt==3'd0))&&cnt_tick1)
    
39.       clk_div2e128 <= ~clk_div2e128;
    
40.       
    
41. endmodule
    
42. 
    
43. 
    
44. 
    
45. module div256(clk,
    
46.               rst_n,
    
47.               cnt_en,
    
48.               cnt_tick
    
49.               );
    
50. input clk;
    
51. input rst_n;
    
52. input cnt_en;
    
53. output cnt_tick;
    
54. 
    
55. reg cnt_tick;
    
56. reg [7:0] cnt;
    
57. always @(posedge clk,negedge rst_n)
    
58.    if(!rst_n)
    
59.       cnt <= 8'd0;
    
60.    else if(cnt_en)
    
61.       cnt <= cnt+1'b1;
    
62.       
    
63. always @(posedge clk,negedge rst_n)
    
64.    if(!rst_n)
    
65.       cnt_tick <= 1'b0;
    
66.    else if((cnt==255)&&cnt_en)
    
67.       cnt_tick <= 1'b1;
    
68.    else
    
69.       cnt_tick <= 1'b0;
    
70. 
    
71. endmodule      
    

复制代码

div_2e128实现了一个(2^8)*(2^8)*(2^4)=2^20的分频，占空比为25%
    你可以用类似的方式实现一个2^128的分频....
    基本思想是使用时钟使能的方式来实现，通过多个时钟使能分频的流水线叠加，最后采用分频后得到的时钟使能信号进行占空比的分配以及最后一级的分频。
    太晚了，就没写注释了，有什么疑问再交流哈

zzj0329

非常感谢，已经弄明白了整个思路
按你上诉所说的，用15个256分频的级联（前级的输出为后级的使能输入），再最后接一个2^8分频的1/4占空比的分频器，同样使能端接前级的输出，这样就能得到(2^8)^15*（2^8）=2exp(8*16)=2^128的分频器了