在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2267|回复: 5

[讨论] Altera FPGA 仿真分类

[复制链接]
发表于 2012-10-31 13:51:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
按照先后顺序,仿真依次为:
1.RTL仿真=行为仿真=功能仿真
2.综合后仿真=前仿真
3.时序仿真=后仿真

这样理解对吗?

另外,QII中,门级仿真对应的是综合后仿真还是时序仿真?
b.jpg


发表于 2012-10-31 14:49:22 | 显示全部楼层
同上,刚接触FPGA的菜鸟,希望高手指点~~~
发表于 2012-10-31 19:18:52 | 显示全部楼层
做FPGA的,基本上不做综合后仿真和后仿
 楼主| 发表于 2012-11-1 23:52:12 | 显示全部楼层
回复 3# fuyaolong


    图中gate level simulation不是综合后仿真或者时序仿真?
 楼主| 发表于 2012-11-5 01:05:31 | 显示全部楼层
自己顶,真心求助
发表于 2012-11-6 21:43:42 | 显示全部楼层
FPGA根本没有gate,这是ASIC的概念,FPGA综合后仿真包含了LOGIC(lut 和 reg)的延时,没有ROUTE延时,仿真没有多大意义;布局布线后仿真虽然都包括了,但是仿真速度很慢,也很好有人做。
一般只做RTL仿真和静态时序分析
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 06:23 , Processed in 0.042607 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表