在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3548|回复: 5

[求助] 请教高手关于时钟约束问题!

[复制链接]
发表于 2012-11-15 14:13:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
XILINX的工程,有一组AD数据和AD输出的随路时钟,时钟200M,数据是DDR模式,时钟和数据相差1ns。在约束这组源同步数据时用ISE自带的约束编辑器中产生的约束如下:
TIMEGRP "AD12_D" OFFSET = IN 1 ns VALID 2.5 ns BEFORE "AD1_CLKOUTP" RISING;
TIMEGRP "AD12_D" OFFSET = IN 1 ns VALID 2.5 ns BEFORE "AD1_CLKOUTP" FALLING;
但是在编译后报时序错误,说数据建立时间错误。发现数据时钟的延时在FPGA内都超过了采样有效窗口,请问该如何描述约束
      Data Path Delay:      5.969ns (Levels of Logic = 1)    Clock Path Delay:     2.241ns (Levels of Logic = 1)
发表于 2012-11-15 22:31:57 | 显示全部楼层
看是否信号放进IOB了呢
 楼主| 发表于 2012-11-15 23:00:21 | 显示全部楼层
信号和时钟都是差分的,都先要进个IBUFDS,延迟太大了时钟只有错开一个周期采下一个数据,请问这该如何用约束表达?
发表于 2012-11-16 09:18:34 | 显示全部楼层
例化Xilinx的IDDR去采,自己直接写的用寄存器采的,放不到IOB里面,就会出现数据时钟delay太大。 至于你说的错开一个时钟周期采下一个数据,,,,没有听说过有这种约束。。。
发表于 2012-11-16 15:04:38 | 显示全部楼层
一般差分信号都先进iddr做下buffer,尤其是AD信号。
发表于 2012-11-16 20:38:44 | 显示全部楼层
回复 3# colorjun


    没有这种约束,如果真的要调节,clk过iodelay去调相,或者上mmcm。如果数据上iddr,还有这个问题,那只能说明这个片子本身就太低端。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:56 , Processed in 0.021712 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表