在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4672|回复: 7

[求助] 双端口RAM的原理是什么?

[复制链接]
发表于 2012-11-29 11:05:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做FPGA遇到选择RAM的难题,我的实际ram需求量是16kb,32bit写,8bit读,用simple dual port,结果综合出来对应的却是一个36kb的block ram。不知道为什么啊,v5的FPGA有没有人有双端口ram的资料的分享一下
发表于 2012-11-29 13:29:05 | 显示全部楼层
深度写了多少?
 楼主| 发表于 2012-11-29 13:31:29 | 显示全部楼层
回复 2# falloutmx


   32BIT*512
发表于 2012-11-29 22:29:30 | 显示全部楼层
FPGA的块RAM应该都一样,不存在单口和双口之分,就看你用不另一个口了
发表于 2012-11-29 23:48:40 | 显示全部楼层
这个应该是使用了FPGA自带的块RAM,其中有一种的结构好像就是36bit宽的。
发表于 2012-11-30 09:22:38 | 显示全部楼层
赞成楼上的意见,不同的FPGA有不同的memory块类型,有什么M4K、M9K什么的……
P.S. altera中文论坛有一个回答:
每个block 有3个指标,容量,端口数,以及最大位宽
对于M9K来说,一般1个BLOCK 最大位宽36Bit,2套读写(4个端口),容量为9kbit。
这3个指标,哪个超出了,都要多用一个m9k来实现。
发表于 2012-11-30 09:33:32 | 显示全部楼层
我记得xilinx的RAM是18K的,按道理用1个就够了的。在core generate生成ip core的时候,下面有按钮可以直接看datasheet的
 楼主| 发表于 2012-11-30 11:31:39 | 显示全部楼层
回复 7# falloutmx

确实,我用的是36kb bram,可以拆成两个18k的用,输入时32*512的,输出是8*2048的,为什么会用36k。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:44 , Processed in 0.028460 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表