基于EDK的fpga设计-时钟选择问题

qswsjs · 发表于 2012-12-12 14:27:21

您需要登录才可以下载或查看，没有账号？注册

x

最近在用edk，我在建工程的时候选择参考时钟和系统时钟（建完之后ucf文件会自动把时钟约束到引脚上），我的开发板上只有差分时钟，但这里选的是单端时钟

登录/注册后可看大图

2 分钟前上传
下载附件 (117.23 KB)

，应该怎么选择单端时钟呢？或者如果要使用差分时钟，应该怎么做呢？谢谢！！！

pusher_yxg · 发表于 2012-12-12 15:33:49

先调用一个IBUGDS转成单端后再使用。

qswsjs · 发表于 2012-12-12 19:09:02

回复 2# pusher_yxg

你说的是可以用一个IBUGDS把差分转成差分，但是问题是我在建工程的时候要先选择这个参考时钟，它会直接把这个时钟约束到发fpga单端时钟引脚上的？这怎么办呢？不知道你明白我的意思没

pusher_yxg · 发表于 2012-12-12 19:34:40

参考时钟不一定要从端口输入，可以是内部的时钟。这个时钟可以是差分转单端后的时钟。

qswsjs · 发表于 2012-12-12 20:06:07

回复 4# pusher_yxg

哦，那我怎么把差分转换出来的单端时钟接到参考时钟呢？

[讨论] 基于EDK的fpga设计-时钟选择问题