FPGA最多能跑多少M时钟由什么决定?

jinsc_1982

这个应该跟你的设计有关系

huazai1984

资源跟速度的关系

jgchen

第一由FPGA的工艺决定。比较高档的FPGA对于相同的设计能跑更高频率。
第二由设计本身决定，对于同一个FPGA，采用不同的设计方法，可能频率也不一样，一种是资源跟速度的关系：这个频率有时候跟资源是矛盾的，有时候为了增加速度采用大量的时序设计，还有就是速度跟组合电路的关系，若逻辑比较大比较深的话，组合电路延时增加，可能这一块成为整个设计的瓶颈。


回答比较全面

zhuoxj

14学习中

cyflamingo

最大时钟当然是取决于这种FPGA的工艺还有你选择的型号了（45nm一般比90nm快，问题价钱也摆着。。）
实际设计的时钟取决于你设计的优略（比如说流水、乒乓），全局时钟的应用，约束、外部的总线（LVDS阿，多电压什么的)，很笼统的。。

[ 本帖最后由 cyflamingo 于 2008-12-1 14:33 编辑 ]

raul_777_h

需要分段讨论:
  Design 速度 ,FPGA 器件的速度.

jjww97030

最长路径时延决定

chentiejian

高频时，时钟会严重失真，包括延时等综合考虑，制造工艺影响也很大

sun_ic

感觉应该这么问比较合适：给定一个FPGA，怎样才能使它运行到尽量高的时钟频率。这跟扇出多少，两级触发器间组合逻辑的多少，pipeline的设计，P&R，资源利用率，等都有关系