求助：FPGA内部（底层）模块三态门的拆分

musanqing

许多FPGA内部没有三态门这种硬件资源，只是在I/O口才有，所以网上好多人建议最好只在顶层模块采用三态，不要在内部(底层)模块采用三态。所以我的问题是：
1、如果在内部（底层）模块采用了三态，该怎么处理？有人说将三态拆分，将inout拆分为单独的输入和输出，可是这钟说法对我来说太抽象了，究竟是怎么用代码实现拆分的？最好能举个例子
2、如果内部模块A采用了三态，那么与A相连的内部模块B就也得采用三态，既然连接上了，那还需要将三态拆分吗？
3、最难以理解的，为什么好多FPGA内部没有三态这种硬件资源？
请各位内功深厚的大侠不吝指教……

pusher_yxg

个人认为3态信号在FPGA内部大多数情况下是无法直接传递的(如D触发器)，需要综合软件很好的支撑才行。
inout 可拆分成in out 和out_en(输出使能)3个信号。

musanqing

回复 2# pusher_yxg


    谢谢你的答复，这么久了，就一个回复……
    内部模块里不能使用inout类型端口还是不能出现综合后会生成三态门的语句？看你的意思，应该是可以出现三态门，但是不能使用inout类型端口