数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 338 339 340 341342343 344 345 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 关于Xilinx 的时序约束（XDC不是UCF）可以看这里 ...2	yuelengyueming 2014-4-1	156142	jsls0701 2016-4-6 21:09
[讨论] 设计的电路中用到了某工艺厂提供的Flash IP，请问怎么用DC对电路进行综合	从这一刻信仰 2016-4-6	01611	从这一刻信仰 2016-4-6 14:34
[求助] 求解决：为什么Fitter后的pin连接和RTL视图不同？	下雨天的脚步 2016-4-6	01471	下雨天的脚步 2016-4-6 14:04
[求助] FPGA的时序分析和snopsys的时序分析有什么区别吗？	253577147 2016-4-6	11798	253577147 2016-4-6 13:05
[求助] 一段数据传输问题求助fpga的	chang75161 2016-4-6	01312	chang75161 2016-4-6 10:43
[求助] vivado编译出错的问题	li869725671 2016-4-6	03257	li869725671 2016-4-6 09:27
[讨论] 电路设计是以电压为标准吗？	谁枫而飘 2016-4-3	72297	t28user 2016-4-5 20:28
[求助] 各路大神求助哇！88E1111 crs和col信号使用求助	monkeywind 2016-4-5	01499	monkeywind 2016-4-5 20:26
[求助] Xilinx xps工程导出到sdk中硬件工程不正确	legerliu 2016-4-5	01604	legerliu 2016-4-5 18:11
[求助] 数字电路中的逻辑屏蔽和电屏蔽是什么意思呢？	253577147 2016-4-5	01213	253577147 2016-4-5 16:52
[讨论] 状态机嵌套	董小三 2016-4-1	63619	董小三 2016-4-5 14:58
[求助] verilog关于memory存储型寄存器组的问题	AngerWinTD 2016-4-3	33979	runileking 2016-4-5 09:00
[求助] modelsim仿真结果	cfpdl 2016-4-4	22184	越远 2016-4-5 08:42
[求助] 编译报错：ERROR:MapLib:973	wucaidai 2016-4-5	01825	wucaidai 2016-4-5 07:33
[求助] ise编译报错Xst:2033	wucaidai 2016-4-4	23223	wucaidai 2016-4-5 07:30
[求助] 用Cypress EZ-USB FX2 芯片 CY7C68013A 配置 Xilinx Spartan 6 FPGA的问题	xiaoligege 2016-4-4	12749	xiachaoabc 2016-4-4 22:37
[求助] 用verilog实现TCP协议 ...2	shenqixian 2014-6-17	1715558	losh88 2016-4-4 17:48
[求助] VD1D2G32芯片有没有人用过啊	董董number1 2013-9-30	25628	zhrui 2016-4-4 15:56
[求助] RS485控制板硬件框图和软件函数框图 - [悬赏 100 信元资产]	Bugod 2016-4-3	23323	Bugod 2016-4-4 12:48
[求助] 谁做过用C语言链表来实现电路的链接	253577147 2016-4-3	01730	253577147 2016-4-3 19:16
[资料] do文件的生成过程中的关键步骤	wsz561208 2015-9-19	23521	253577147 2016-4-3 15:37
[资料] 求synplify pro	lulu08171537 2015-12-17	12581	253577147 2016-4-3 15:36
[资料] 明德扬FPGA视频教程-第二章 QuartusⅡ的使用技巧	mdykj33 2015-12-25	51879	253577147 2016-4-3 15:35
[求助] 求助	binchen0805 2016-4-2	22185	silencefpga 2016-4-3 13:47
[求助] ISE重新implement后出错	ldyxhn 2016-4-1	21851	silencefpga 2016-4-3 13:44
[求助] MAP的时候总是会出现这个错误，导致MAP失败	勤劳的小男人 2016-3-30	23167	silencefpga 2016-4-3 13:39
[求助] 求助一个关于DDC下变频的问题	风中飞 2016-4-3	01615	风中飞 2016-4-3 13:35
[求助] ISE和Vivado安装问题	leihongcetc 2015-6-28	58751	silencefpga 2016-4-3 13:24
[讨论] 请教 ps是如何通过基地址访问外设pl的	狂羁青马 2016-4-3	01974	狂羁青马 2016-4-3 09:25
[求助] 基于FPGA的spi flash控制器设计（Verilog）实现	IC灬CPU 2016-4-1	22038	风释怀 2016-4-2 10:47
[原创] 请教FPGA route不正常的原因	atlandis 2016-3-31	33028	atlandis 2016-4-1 19:41
[讨论] 关于时序约束 ...2	wyj_whu 2011-12-21	106555	t多多洛 2016-4-1 17:31
[原创] 1233	谢林茂 2016-4-1	01912	谢林茂 2016-4-1 13:11
[求助] 均为 F484 封装的 Cyclone III 与 Cyclone IV 的引脚兼容问题	lsyzmonkey 2016-4-1	23196	darlingsun 2016-4-1 12:45
[求助] 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号 ...2	zengbowenzi 2016-3-29	176955	不二先生 2016-4-1 11:31

1 ... 338 339 340 341342343 344 345 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31054|排名: 7

快速发帖

浏览过的版块

站长推荐 /1