在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 新人问题求帮助 yk123 2016-4-22 52364 yk123 2016-4-23 20:42
悬赏 [求助] 求问 altera cycloneV 系列最高可以跑到多高频率 - [悬赏 50 信元资产] t多多洛 2016-4-22 54241 t多多洛 2016-4-23 20:20
[求助] ise,quartus的 时序报告 attach_img xylion 2016-4-22 62458 xylion 2016-4-23 20:16
[求助] PLL噪声合成 attach_img PERRY_C 2016-4-23 02948 PERRY_C 2016-4-23 19:34
[求助] ise综合后,LUT中的输入顺序和真值表有问题,请各位帮忙看一下! attach_img gelato4u 2016-2-24 33397 xyl9255 2016-4-23 16:22
[求助] 请教一下Qsys产生sdc的问题 alexsss 2016-4-23 01818 alexsss 2016-4-23 10:31
[求助] 关于可重构FPGA开发板 长岛的雪 2016-4-4 42405 kka 2016-4-23 08:59
[原创] 基于FPGA的SATA主机控制器实现 axpro 2014-10-25 43217 zys99 2016-4-23 07:45
[求助] 请教FPGA上用Verilog编写的RS232串口收发模块问题  ...2 150.12@163.com 2011-10-31 116869 zhaoke2005 2016-4-22 22:37
[求助] RS232串口发送数据的实际速率 zhinvxing 2011-3-9 85355 zhaoke2005 2016-4-22 22:35
[讨论] 有没有人做过异步电路设计 董小三 2016-4-20 22096 yyaoecit 2016-4-22 21:21
[求助] 有关xilinx的SDK开发的问题 attach_img dongdong602 2016-3-4 12420 00001liufei 2016-4-22 21:05
[讨论] altera 三速以太网 j200681106 2016-4-22 02311 j200681106 2016-4-22 15:46
[求助] DC综合VHDL,使用的是自己定制的package 模型,如何编译? zhq415758192 2015-4-23 12333 快脚蜥蜴 2016-4-22 14:13
[求助] 关于使用寄存器解决亚稳态的疑惑 zjulsh 2016-4-21 42427 zjulsh 2016-4-22 12:34
有人用过ise里的Ethernet MAC核吗? xueyw 2009-3-7 65279 kimi_xiaoben 2016-4-22 11:10
[讨论] 求Xilinx高速串行接口(Serdes)的学习方法和案例 Aleanne 2016-4-21 23017 菜鸟要飞 2016-4-22 11:10
[讨论] PCIE pio 模式求助 LIJIANWU 2016-4-22 11976 菜鸟要飞 2016-4-22 11:08
[求助] 关于FPGA在PIO模式下实现PCIE接口 attach_img 噱扎 2014-11-17 42665 LIJIANWU 2016-4-22 11:04
[求助] ise 13.2 program error问题  ...2 yangchao1t 2013-6-3 148374 lishangfeng1990 2016-4-22 10:13
[讨论] PSoC在FPGA中集成了ARM硬核,但怎么感觉还是各玩各的 Aleanne 2016-4-21 12200 harry_hust 2016-4-22 10:03
[求助] hspice不生成.sw文件 想吃就喝 2016-4-21 23252 想吃就喝 2016-4-22 01:42
[求助] 请教modelsim6.3仿真altera fft ip core问题。 andrewqu 2016-4-9 22014 fanjibiao 2016-4-21 22:52
[求助] bmm文件(用data2mem更新core generator生成的memory) h2o_freely 2016-4-21 12937 fanjibiao 2016-4-21 22:49
[求助] Verilog实现DFT/IDFT? simuzi 2016-4-20 12842 woai2020 2016-4-21 16:06
悬赏 [求助] 求助一个关于xilinx时序约束的低端问题 - [悬赏 10 信元资产] 风中飞 2016-4-16 42821 风中飞 2016-4-21 14:33
[原创] 学IC上E课网,就业不用愁 attach_img  ...23 eecourse 2016-4-7 2212191 liuxian 2016-4-21 14:29
[求助] ISE FIFO核使用时full和empty同时为1 模拟学习者 2016-4-20 27160 模拟学习者 2016-4-21 12:38
[求助] 【求助】hspice 不能生成 ‘.sw' 文件 attach_img 想吃就喝 2016-4-21 01583 想吃就喝 2016-4-21 11:43
悬赏 [求助] fpga可以用c语言进行解微分方程吗 - [悬赏 200 信元资产] 西柚 2016-4-18 43004 sgj821 2016-4-21 10:26
求助:dc中的 library compiler怎么创建.db文件 wallacebooth 2006-9-12 77681 spreadtrum.paul 2016-4-21 09:52
[求助] 看看下面的程序哪里的语法错误 甲壳虫 2016-4-20 12459 daviehj 2016-4-21 08:56
[求助] FPGA刚刚入门,以后如何提高 xukawendi 2016-4-17 72603 574920045 2016-4-21 08:48
[求助] Xilinx GTP 设计 louity 2016-4-19 22859 Alterwood 2016-4-20 20:53
[原创] 白啃了一个月书,早知道就看这FPGA视频了 attach_img mdykj33 2016-4-20 01804 mdykj33 2016-4-20 15:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 05:49 , Processed in 0.042218 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块