在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] synopsys installer无法安装的问题  ...2 dabenzhong 2012-3-2 127162 hao175 2016-5-14 11:57
[求助] 求助:怎么用VHDL 写一个 通过串口改变分频值的程序 沉默画句点 2016-5-11 11863 fovefeng 2016-5-13 20:58
[招聘] 招聘高级FPGA/ASIC 验证工程师,待遇优厚,欢迎投递 yunzhishenghr 2016-5-13 02771 yunzhishenghr 2016-5-13 18:47
[招聘] [AMD热招]GPU Silicon Bringup Lead RecruiterAMD 2016-5-13 01821 RecruiterAMD 2016-5-13 17:23
[求助] 源代码仿真和dc综合后仿真的差异  ...2 petrel87 2016-5-11 124876 yaya126 2016-5-13 12:04
2006.8.31 CoWare 系统级设计主题研讨会 nexpert 2006-8-25 24304 eddiehebin 2016-5-13 10:41
[求助] 关于Quartus综合下载时的一些问题 IC.Michael 2016-5-6 94024 t28user 2016-5-13 09:26
[求助] 数据传递 风起云涌66 2016-5-12 62249 风起云涌66 2016-5-13 09:05
[原创] 用FPGA读取SATA硬盘信息  ...2 yaw2009 2015-12-11 145729 mnkskimo 2016-5-13 02:18
[资料] 基于FPGA和OV7620的图像采集及VGA显示1 zyqbluesky 2015-11-2 32327 mnkskimo 2016-5-13 02:13
[求助] xilinx ise的simple dual port ram问题求解 chang75161 2016-5-10 22771 xduryan 2016-5-12 20:08
[求助] 想实现输入8位二进制数,若有4位1则灯亮。 zjulsh 2016-5-9 73681 chevroletss 2016-5-12 19:23
[求助] 哪位亲有IIR IP核,做毕业设计,急需,谢谢了 秦岭云峰 2016-5-4 42216 myself2004 2016-5-12 17:21
[求助] 两个时钟如何同步统一起来? hms2006 2016-5-11 76431 fascinate_lyd98 2016-5-12 16:26
[求助] 后仿过程中sdf文件反标不成功  ...2 czqczqczq28 2012-12-10 1220879 擦哈尔小济公 2016-5-12 16:07
[求助] 一个小小白遇到的vhdl问题求助 ttjingcai 2016-5-12 02273 ttjingcai 2016-5-12 15:43
[原创] modelsim中文件打不开 axinailsa 2016-5-12 01760 axinailsa 2016-5-12 14:50
[求助] 两块K7160T 光纤通信的问题 大太阳你说 2016-5-12 02525 大太阳你说 2016-5-12 14:13
[求助] 如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO, hms2006 2016-5-10 65573 ltshan 2016-5-12 10:15
[求助] synopsys破解求助,有偿服务 荆雪伊人 2016-5-9 62908 doves 2016-5-12 09:28
[求助] 在Verilog中有关模块的例化问题。 甲壳虫 2016-5-10 53763 haimo 2016-5-12 09:06
[原创] SATA控制器讨论帖子 yaw2009 2015-9-7 22531 oyoyo 2016-5-11 22:43
[求助] 异步fifo操作问题(xilinx fifo IP core)  ...2 ldyxhn 2016-4-16 106110 ldyxhn 2016-5-11 22:22
[求助] MIG小白求助 conanandai100 2012-8-5 84070 runileking 2016-5-11 19:57
[求助] ISE时序约束问题 模拟学习者 2016-5-10 53508 fascinate_lyd98 2016-5-11 15:58
[调查] 大家有没有遇到ibert测试GTP自定义的情况下,速率不一致的问题 li869725671 2016-5-11 13283 li869725671 2016-5-11 15:39
[求助] verilog analog大魔头 2016-5-10 23185 analog大魔头 2016-5-11 12:55
[原创] Please upload IC Compiler 2 HDP labguide (10$) ? rijils 2016-5-7 23165 rijils 2016-5-11 10:57
[求助] DC提示内存不足怎么办? renlei 2016-5-9 43300 renlei 2016-5-10 23:30
[求助] xilinx V7 485T开发板上调试DDR3遇到的问题,求各位高手帮忙,谢谢  ...2 bigwave 2013-11-12 1312228 AcedX 2016-5-10 22:33
[求助] 三种ram之间的比较优缺点 chang75161 2016-5-10 25807 acgoal 2016-5-10 22:24
[求助] 求助大神:IIC 模块例化50个出来,有几个例化逻辑执行错误 liuzgyt 2016-4-18 62873 liuzgyt 2016-5-10 21:40
[求助] 关于DDR3的读写操作,看看我的流程对吗?  ...23 neufeifatonju 2014-2-28 2017915 AcedX 2016-5-10 20:51
[求助] 如何利用Verilog hdl语言实现将一个32位长的数组按照8位逐次写入FIFO hms2006 2016-5-10 43902 杰克淡定 2016-5-10 17:54
[求助] 重发帖:警告:input pin(s) that do not drive logic 和No clocks defined in design  ...2 analog大魔头 2016-5-6 1011321 analog大魔头 2016-5-10 15:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-14 05:33 , Processed in 0.050603 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块