数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31056|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 330 331 332 333334335 336 337 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] 基于FPGA和OV7620的图像采集及VGA显示1	zyqbluesky 2015-11-2	32103	mnkskimo 2016-5-13 02:13
[求助] xilinx ise的simple dual port ram问题求解	chang75161 2016-5-10	22613	xduryan 2016-5-12 20:08
[求助] 想实现输入8位二进制数，若有4位1则灯亮。	zjulsh 2016-5-9	73502	chevroletss 2016-5-12 19:23
[求助] 哪位亲有IIR IP核，做毕业设计，急需，谢谢了	秦岭云峰 2016-5-4	41977	myself2004 2016-5-12 17:21
[求助] 两个时钟如何同步统一起来？	hms2006 2016-5-11	76174	fascinate_lyd98 2016-5-12 16:26
[求助] 后仿过程中sdf文件反标不成功 ...2	czqczqczq28 2012-12-10	1220160	擦哈尔小济公 2016-5-12 16:07
[求助] 一个小小白遇到的vhdl问题求助	ttjingcai 2016-5-12	02098	ttjingcai 2016-5-12 15:43
[原创] modelsim中文件打不开	axinailsa 2016-5-12	01670	axinailsa 2016-5-12 14:50
[求助] 两块K7160T 光纤通信的问题	大太阳你说 2016-5-12	02343	大太阳你说 2016-5-12 14:13
[求助] 如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO，	hms2006 2016-5-10	65318	ltshan 2016-5-12 10:15
[求助] synopsys破解求助，有偿服务	荆雪伊人 2016-5-9	62710	doves 2016-5-12 09:28
[求助] 在Verilog中有关模块的例化问题。	甲壳虫 2016-5-10	53534	haimo 2016-5-12 09:06
[原创] SATA控制器讨论帖子	yaw2009 2015-9-7	22343	oyoyo 2016-5-11 22:43
[求助] 异步fifo操作问题（xilinx fifo IP core） ...2	ldyxhn 2016-4-16	105745	ldyxhn 2016-5-11 22:22
[求助] MIG小白求助	conanandai100 2012-8-5	83759	runileking 2016-5-11 19:57
[求助] ISE时序约束问题	模拟学习者 2016-5-10	53192	fascinate_lyd98 2016-5-11 15:58
[调查] 大家有没有遇到ibert测试GTP自定义的情况下，速率不一致的问题	li869725671 2016-5-11	13050	li869725671 2016-5-11 15:39
[求助] verilog	analog大魔头 2016-5-10	22867	analog大魔头 2016-5-11 12:55
[原创] Please upload IC Compiler 2 HDP labguide (10$) ?	rijils 2016-5-7	23008	rijils 2016-5-11 10:57
[求助] DC提示内存不足怎么办？	renlei 2016-5-9	43068	renlei 2016-5-10 23:30
[求助] xilinx V7 485T开发板上调试DDR3遇到的问题，求各位高手帮忙，谢谢 ...2	bigwave 2013-11-12	1311725	AcedX 2016-5-10 22:33
[求助] 三种ram之间的比较优缺点	chang75161 2016-5-10	25479	acgoal 2016-5-10 22:24
[求助] 求助大神：IIC 模块例化50个出来，有几个例化逻辑执行错误	liuzgyt 2016-4-18	62657	liuzgyt 2016-5-10 21:40
[求助] 关于DDR3的读写操作，看看我的流程对吗？ ...2 3	neufeifatonju 2014-2-28	2017369	AcedX 2016-5-10 20:51
[求助] 如何利用Verilog hdl语言实现将一个32位长的数组按照8位逐次写入FIFO	hms2006 2016-5-10	43722	杰克淡定 2016-5-10 17:54
[求助] 重发帖：警告：input pin(s) that do not drive logic 和No clocks defined in design ...2	analog大魔头 2016-5-6	1010962	analog大魔头 2016-5-10 15:19
[求助] 两个io pad,用tran和assign有区别吗	dyytx 2016-5-10	01364	dyytx 2016-5-10 11:08
[求助] mcs文件烧入flash - [已解决] ...2 3	风起云涌66 2016-5-3	2210528	风起云涌66 2016-5-10 09:09
[求助] Flash芯片可以做进ASIC里面吗	jianxiazhuguang 2016-5-9	62947	jianxiazhuguang 2016-5-9 17:58
[原创] 请教vivado综合	atlandis 2016-5-6	22177	atlandis 2016-5-9 16:16
about CCSS	绝地苍狼 2004-12-2	33415	qq372808434 2016-5-9 15:11
[求助] Verilog RS485 波特率	张阿俊 2016-5-9	02212	张阿俊 2016-5-9 11:24
[求助] 问：CLK signal frequency error和required accuracy的区别	大帅哥1989 2016-5-9	02393	大帅哥1989 2016-5-9 09:31
[求助] FPGA ModelSim loading design时错误 ...2 3	vegh 2016-5-7	206225	vegh 2016-5-8 19:52
[求助] FPGA的时序约束 ...2	lee521346 2016-4-26	104401	jemmyplus 2016-5-8 18:51

1 ... 330 331 332 333334335 336 337 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31056|排名: 7

快速发帖

浏览过的版块

站长推荐 /1