在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] verilog里的for循环使用 菜鸟求助 m006 2016-6-16 43066 masaka_xlw 2016-6-18 04:59
[求助] 哪位大神解释一下下面的程序啊,最好能详细注释一下 zou.liancheng 2016-6-17 72726 07048097 2016-6-17 19:42
[求助] dc综合时怎么对某个verilog文件中的内部信号施加约束 - [已解决] 从这一刻信仰 2016-6-16 55159 826203476 2016-6-17 13:38
[求助] 求教:在zedboard上面使用ddr3的问题 duanxiaoshan 2014-3-23 45546 siyuantang2016 2016-6-17 11:34
[招聘] FPGA兼职团队 tian—fm 2016-6-17 03883 tian—fm 2016-6-17 11:34
[原创] 如何简化V6 DDR3控制器的使用 精华1  ...23 lucien_1986 2012-3-28 2114317 siyuantang2016 2016-6-17 11:21
[求助] 在SIgnalTap中,使用高频时钟作为扫描时钟问题 yariyari 2016-6-16 12629 yariyari 2016-6-17 09:09
[求助] sRIO光纤接口卡,有推荐的吗?谢谢! 梧下子 2016-6-16 01968 梧下子 2016-6-16 22:42
[求助] 求助:vivado环境下,如何读取.txt文件 leeguy 2016-6-16 12971 leeguy 2016-6-16 18:59
[讨论] quartus13.0的“Simulation Waveform Edior”仿真的使用 xylion 2016-6-16 13227 xylion 2016-6-16 17:24
[求助] 有用过FPGA的fmc的吗? 秋刀鱼91 2015-11-8 73642 kyodshee 2016-6-16 15:29
[求助] 请教xilinx DDR怎么进行位扩展 zpsky 2015-5-13 54564 tianruotong 2016-6-16 12:44
[求助] linux 下 编译MODELSIM库的问题 li869725671 2016-6-16 01867 li869725671 2016-6-16 11:03
[求助] 求助,在FPGA中划分逻辑分区编译时出错 yariyari 2016-6-16 01637 yariyari 2016-6-16 10:55
[求助] 求助88e1512的相关问题 3008202060 2016-6-16 05220 3008202060 2016-6-16 10:18
[求助] 亚稳态疑惑之时钟切换电路?请高手指点。 - [已解决] jackychan2010 2016-6-14 93516 杰克淡定 2016-6-16 09:34
[求助] forever 疑问?常量换变量? 卡死了 jackychan2010 2016-6-15 33296 jackychan2010 2016-6-16 09:11
[求助] verilog代码求助 小yz 2016-6-13 73249 07048097 2016-6-15 23:41
[求助] quartus13.0的VWF仿真是不是不能用了?? xylion 2016-6-15 12298 xylion 2016-6-15 21:24
[求助] FPGA+无线射频模组方案 日月天河 2016-6-15 02559 日月天河 2016-6-15 17:46
[讨论] 关于针对国内FPGA厂家京微雅格公司恶意谣言的郑重声明 chinafpga 2016-5-6 44168 sjzdzzgc 2016-6-15 17:20
[求助] modelsim怎么让波形不停刷新 董小三 2016-6-13 22844 董小三 2016-6-15 16:54
[资料] 求pt 2012 lab guide IC123321 2015-2-3 83539 斯蒂芬 2016-6-15 15:20
[求助] quartus如何用qxp文件代替vqm文件 xylion 2016-6-13 22560 xylion 2016-6-15 15:05
[求助] assign和if else的区别? dyytx 2016-6-15 01793 dyytx 2016-6-15 12:58
[求助] signaltap抓取数据问题 谁枫而飘 2016-6-15 01483 谁枫而飘 2016-6-15 11:14
[求助] LVDS的输出频率升高,输出频率降低吗? ltd62340177 2016-6-15 03137 ltd62340177 2016-6-15 10:54
[求助] 如何生成如下视图 xw25140 2016-6-14 12051 老阮 2016-6-15 10:14
什么是最好的linux下verilog代码输入工具  ...2345 dreamtu 2009-1-29 4720144 2740710202 2016-6-15 09:56
[求助] 怎么搞明白FPGA功能模块的实现 knightman 2016-6-7 52709 knightman 2016-6-15 08:37
[求助] vivado错误请教 3008202060 2016-6-14 32955 3008202060 2016-6-14 22:10
[求助] 从pad进来的信号打一拍可以过滤noise吗 dyytx 2016-6-13 63156 silencefpga 2016-6-14 21:51
[求助] 求教用verilog如何编写rmii接口转mii接口,谁有代码的? 大道至简丶 2016-6-14 02704 大道至简丶 2016-6-14 16:48
[求助] Zync7000 XC7Z045 Vivado下的bit文件无法烧写 cecileraccoon 2016-5-29 23305 笑语嫣然 2016-6-14 16:33
[求助] OV7670摄像头图像花屏问题 nozlurne 2016-6-7 15192 笑语嫣然 2016-6-14 16:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-13 20:18 , Processed in 0.050030 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块