EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 326 327 328 329330331 332 333 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 怎样利用窄脉宽信号得到宽脉宽信号	644079362 2016-6-12	73154	harry_hust 2016-6-13 16:12
[求助] 如何提取线延迟信息 - [悬赏 100 信元资产]	jun_dahai 2016-6-13	02300	jun_dahai 2016-6-13 15:14
[讨论] sv中一个子类只能继承一个父类吗？	董小三 2016-6-10	12190	fascinate_lyd98 2016-6-12 18:42
[求助] QuartusII14.1软件使用问题	chenxiao1222 2016-6-12	02208	chenxiao1222 2016-6-12 17:26
[讨论] 图像处理电路如何验证	董小三 2016-6-8	53244	vigorkylin 2016-6-12 16:17
[求助] MATLAB与FPGA设计滤波器问题	879973578 2016-6-8	33314	zhouchaozinc 2016-6-12 15:07
[求助] 如何产生脉冲个数可调的TTL信号	644079362 2016-6-7	42950	644079362 2016-6-12 14:29
SPI 控制器 ...2	knaiyaya 2009-2-10	117338	chenershan23 2016-6-12 11:34
[讨论] 请大神们指点下 aurora协议里的ufc接口是做什么用的	zhouchaozinc 2016-6-12	03743	zhouchaozinc 2016-6-12 11:29
[求助] 亚稳态疑惑之时钟切换电路？请高手指点。	jackychan2010 2016-6-12	12250	huster 2016-6-12 10:56
[其它] [Help] Digital VLSI Chip Design with Cadence and Synopsys CAD tools	maaasd 2014-4-21	23329	efong 2016-6-10 12:12
[求助] 请教下，关于用verilog实现一个从2开始的模8计数器	icdi_icdi 2016-6-10	03320	icdi_icdi 2016-6-10 09:56
[求助] RTL设计中不建议用锁存器的根源是什么	wdzic_fbb 2016-6-8	43822	Timme 2016-6-9 23:01
[求助] DC综合，如何让它识别4值逻辑？ ...2	petrel87 2016-6-8	135446	acgoal 2016-6-9 18:16
[求助] 新人求助，modelsim出现warning，没有结果，懂的朋友可以指点一下吗?	linjiangduxiu 2016-5-1	53581	oceanlee 2016-6-9 15:25
[求助] 学了FPGA找什么工作好	yuhao752331043 2016-6-9	01777	yuhao752331043 2016-6-9 15:00
[求助] Altera浮点矩阵乘法IP核问题	shenyiliu 2016-6-7	24521	shenyiliu 2016-6-9 01:19
[求助] Spartan-6的PLL动态配置	rovershen 2016-6-8	02447	rovershen 2016-6-8 21:06
[讨论] vhdl 综合后网表的case语句的默认事件没执行	petrel87 2016-6-7	32737	petrel87 2016-6-8 15:52
[求助] FIFO写时碰到的问题 ...2	hms2006 2016-6-6	134683	cqugjw 2016-6-8 15:25
[求助] Verilog代码问题	黎释注册 2016-6-2	82900	iyama 2016-6-8 13:44
[求助] quartus ii 综合通过,编译完成后,没出现错误.下载布线后FPGA没工作. ...2	qianang 2016-6-2	114281	qianang 2016-6-8 09:06
[求助] verilog复位信号问题 ...2	无所谓 2016-5-31	177133	legenlay 2016-6-7 21:15
[求助] 紧急求助 - [悬赏 100 信元资产]	风起云涌66 2016-6-6	74633	legenlay 2016-6-7 21:10
【求助】Modelsim is exiting with code 9	BlakeLively 2009-5-19	818605	冰后重阳 2016-6-7 17:20
[活动] ［Zynq征文]ZedBoard的第一个工程Helloworld 精华1	gaochy1126 2013-1-24	56071	qianhaojei 2016-6-7 17:20
[求助] 求助：verilog中怎么对信号延时输出 ...2	天浪 2016-6-6	1512932	孑然儿 2016-6-7 16:00
[求助] 有关DSP+FPGA综合开发板的问题	a598966984 2016-6-6	12600	polun 2016-6-7 08:54
[求助] 可以调用altera原件原语吗？	谁枫而飘 2016-6-6	02175	谁枫而飘 2016-6-6 22:26
[求助] verilog 语法问题	Zzm514 2016-6-3	52587	大暑 2016-6-6 16:35
[求助] Synplify error	fox0123 2016-6-6	02569	fox0123 2016-6-6 16:28
[求助] 请教vivado设计的bd工程，怎么换硬件平台	qwww3280 2016-3-2	67285	loecd4346 2016-6-6 16:25
[讨论] 帮忙看一下quartus的两条warning，关于PLL和时钟的，	xylion 2016-6-5	57782	xylion 2016-6-6 09:55
[其它] 有没有将图片与像素值互相转换的工具	董小三 2016-6-2	33009	Mountain_fpga 2016-6-6 08:37
[求助] 一个module中上升沿和下降沿，一直混用	mokang0421 2016-6-1	84132	a64thlon 2016-6-6 00:23

1 ... 326 327 328 329330331 332 333 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1