EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 322 323 324 325326327 328 329 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 双沿输出的时序约束	谁枫而飘 2016-6-30	52248	谁枫而飘 2016-7-2 00:01
[求助] 打开Project 是提示如下图，请问要如何解决！	yhuiguo 2016-7-1	02220	yhuiguo 2016-7-1 22:11
视频输入输出扩展板	gxliu 2016-7-1	02310	gxliu 2016-7-1 21:09
[讨论] 两个spef文件在同一个design中如何合并	userguide 2016-6-28	32268	userguide 2016-7-1 19:11
[求助] 有没有能够通过下面一段话画出逻辑框图啊	甲壳虫 2016-6-30	32392	szm253253 2016-7-1 17:28
[求助] Zynq编译U-Boot出错	heuhuirnh 2016-7-1	02524	heuhuirnh 2016-7-1 15:39
[求助] CLOCK PATH的问题	谁枫而飘 2016-7-1	11620	谁枫而飘 2016-7-1 11:42
[求助] VMM SV 队列使用方法求助	bettermanjh 2016-6-29	63417	bettermanjh 2016-7-1 09:18
[求助] Vivado 生成JESD/GTP/PCIE 没有仿真模型	louity 2016-6-30	02802	louity 2016-6-30 16:20
[讨论] XC3S50AN外接DDR（266MHz，sop66封装）可行否？	pumeisc 2016-6-30	01924	pumeisc 2016-6-30 15:19
[求助] FPGA多（5个）个不同相位的时钟选择问题 ...2	maocion 2016-6-20	176209	loecd4346 2016-6-30 15:02
[讨论] 如何理解虚拟引脚virtual pin？virtual占用LE吗	xylion 2016-6-30	02303	xylion 2016-6-30 09:58
[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5028684	tangyuxiang 2016-6-29 23:38
[求助] 脉冲同步器中的切换电路搞不懂	battyson 2016-6-28	34657	又是一个号 2016-6-29 22:51
[求助] ISE和modelsim SE时序仿真的问题 - [已解决] ...2	xylion 2016-6-24	147420	xylion 2016-6-29 20:32
[求助] modelsim和matlab联合仿真的问题	xylion 2016-6-29	02168	xylion 2016-6-29 20:29
[求助] 调试MIG出现的错误：PLACE:886，烦请大家指点 ...2	gz_ehome 2014-6-4	129224	qd0090 2016-6-29 19:19
请问实现“乒乓”操作必须要两块存储器吗？ ...2 3 4 5 6	wasosam 2007-6-16	5820363	xinhaoqi 2016-6-29 15:10
[求助] FPGA与MCU	黎释注册 2016-6-28	52816	cxhy 2016-6-29 11:08
[求助] 请教：在quartus ii编译的时候Warning (12251)	wangyali 2016-6-28	22977	wangyali 2016-6-29 08:48
[求助] 双沿输出的时序约束	谁枫而飘 2016-6-28	01504	谁枫而飘 2016-6-28 20:53
[求助] 请问如何通过网卡向fpga开发板传输图片数据	polun 2016-6-16	22693	murphy522 2016-6-28 19:31
[求助] 大家怎么有效快速的阅读Verilog程序啊，现在手里有一个程序，但是程序没有注释	4d1h9 2016-6-8	72822	murphy522 2016-6-28 19:11
[求助] xilinx: 如何初始化同一个block memory ip例化的几个rom?	h2o_freely 2016-6-28	01697	h2o_freely 2016-6-28 19:08
[求助] verilo语法问题 ...2	yyz1988 2016-6-24	114358	murphy522 2016-6-28 19:04
[求助] 萌新请教几个FPGA的仿真问题	royalzh7015 2016-6-28	01624	royalzh7015 2016-6-28 17:20
[求助] 一道时序分析题求解答，，能给出详细的步骤更好	chang75161 2016-6-27	42765	杰克淡定 2016-6-28 16:04
[原创] 一路8M数据转4路2M数据，输出2M不能帧同步，高手请帮忙看看。	sxl1370 2016-6-27	52847	sxl1370 2016-6-28 15:28
[求助] E1接口使用1b/4b编码，谁有编码对照表啊	dearhero 2016-6-28	02404	dearhero 2016-6-28 11:18
[求助] verilog调用子模块时parameter的传递问题	qd0090 2016-6-27	48124	huster 2016-6-28 11:12
[讨论] 状态机设计，使用独热码、格雷码或二进制码有何区别？ ...2	cyberly 2012-10-9	1014692	crystalgun 2016-6-28 11:11
[讨论] DC综合中clock latency uncertainty设置过大会发生什么情况	从这一刻信仰 2016-3-9	75383	又是一个号 2016-6-28 10:54
[求助] UDP包的长度最大为128个字节吗	yyz1988 2016-6-27	12200	xiaoxiong146480 2016-6-27 22:13
[讨论] 以太网的CRC校验	谁枫而飘 2016-6-22	43516	谁枫而飘 2016-6-27 19:03
[讨论] 关于将microblaze的指令和数据地址设置在不同段的问题	路在脚下 2016-6-27	02675	路在脚下 2016-6-27 18:23

1 ... 322 323 324 325326327 328 329 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1