EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 322 323 324 325326327 328 329 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请教signed signal的声明	atlandis 2016-7-12	22515	haimo 2016-7-12 14:25
[求助] 用modelsim仿真出现问题！！！！	zhou19891227 2016-7-12	02525	zhou19891227 2016-7-12 11:03
[求助] 有偿转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	12652	guan_2000 2016-7-11 15:26
[求助] 关于建立时间与保持时间	chang75161 2016-7-10	53446	iidestiny 2016-7-11 14:09
[求助] 大神求助，关于APB的SPI接口	chengweidsa 2016-7-10	33302	749936599 2016-7-11 14:02
[求助] FPGA 多路方波信号	jixianyihao 2016-7-9	32952	iidestiny 2016-7-11 13:42
[求助] 一个关于位数的计算问题	chang75161 2016-7-10	22367	huster 2016-7-11 12:51
[求助] XST对数组综合慢	anhongliang 2016-7-11	13066	fascinate_lyd98 2016-7-11 12:05
[招聘] 语言转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	02976	guan_2000 2016-7-11 10:54
[求助] 语言转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	02742	guan_2000 2016-7-11 10:20
[求助] 周期性的脉冲信号如何实现只增加有效脉冲宽度（高电平）？	梦凝霜 2016-6-30	45091	YYFFLLMMNN 2016-7-11 09:48
[求助] ISE14.3 利用Block RAM生成的IP核，输出信号为什么是不定值？ ...2	梦凝霜 2016-7-6	105734	梦凝霜 2016-7-9 18:44
[求助] vivado的bug谁碰到过，怎么解决的？	hunansunjianjun 2016-7-9	02947	hunansunjianjun 2016-7-9 13:51
[求助] 有没有一种方法能够自动的在ALTERA的FPGA编程文件中加入自定义信息？	alpharay 2013-6-15	56800	lgg603 2016-7-9 07:39
[求助] VIVADO布局布线报错	Liz6868 2016-2-23	65772	cyberexile 2016-7-8 18:46
[求助] 在以太网通信过程中的pause帧成对出现的问题	yyz1988 2016-7-8	02606	yyz1988 2016-7-8 18:19
[求助] verilog菜鸟问题请教	qd0090 2016-7-8	42226	高瞻forever 2016-7-8 16:46
[求助] 请教给位大虾一个Modelsim仿真错误的问题 ...2 3	赵侯261 2012-3-30	2623202	大暑 2016-7-8 16:27
[求助] 用quartus调用ModelSim仿真时不自动进行仿真	劲松硬草 2016-7-6	22012	fascinate_lyd98 2016-7-8 14:52
[原创] usb 2.0 IP core 哪个公司的性价比高	dragonyoo 2016-3-17	12648	行者无疆1 2016-7-8 14:01
[资料] 关于时序约束的一些基础概念 ...2	zhal0802 2014-4-17	157321	Lolia1217 2016-7-8 11:10
[资料] 数据采集module	euvis 2010-6-21	93346	indeeseye 2016-7-7 18:13
[资料] Altera和Apical交付首个HD WDR FPGA监控应用解决方案	silencex8 2010-4-4	23225	jack4778098 2016-7-7 17:26
[资料] （视频教程）Altera MAC核项目实践教程（三速MAC+10Gbps MAC）	adamite0 2015-6-16	12660	jack4778098 2016-7-7 17:20
[求助] 求Sklansky结构的加法器用VHDL怎么实现	tastya 2016-7-7	01782	tastya 2016-7-7 16:09
FPGA设计真的需要synplify来做综合吗 ...2 3 4 5 6	chit_wps 2009-10-27	5317327	真实的螃蟹 2016-7-7 10:57
[求助] 关于教材上作为例子的代码	jours 2016-7-1	83284	vigorkylin 2016-7-7 10:38
[原创] 请教ISE生成的ipcore调用ngc还是v还是xco？	atlandis 2016-7-1	34032	yazixiaowo 2016-7-6 20:38
[求助] ERROR:Pack:1107 - Unable to combine the following symbols into a single IOB ...2	kuloloo 2010-6-13	1719777	quhuaibo 2016-7-6 20:03
[原创] synplify综合173M，FPGA例化综合为什么只有130M？	atlandis 2016-7-6	22096	huster 2016-7-6 17:42
[讨论] DC DFT综合时bottom-up策略请教	tigerajs 2012-6-20	44236	hnulht789 2016-7-6 17:20
[求助] FPGA程序上机运行时好时坏 ...2	royalzh7015 2016-7-1	155060	ever4ever 2016-7-6 16:38
[调查] linux 系统下破解quartus，怎么修改网卡号	wsz561208 2016-7-6	02058	wsz561208 2016-7-6 15:39
[招聘] [深圳]高薪诚招FPGA硬件工程师	Dearamber 2016-6-24	22935	小钻风同学 2016-7-6 13:58
[求助] 有人知道端回进位加法器是怎么回事吗	tastya 2016-7-6	02164	tastya 2016-7-6 10:30

1 ... 322 323 324 325326327 328 329 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1