设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求助：Debussy支持systemverilog写的设计吗
12
返回列表 发新帖
楼主: xgchang

求助：Debussy支持systemverilog写的设计吗

[复制链接]
remnant
发表于 2011-9-11 00:07:31 | 显示全部楼层
我了个去，这回答居然是我自己2年前写的。。。。。
回复 支持 反对

举报

tjuyfb
发表于 2013-5-26 18:02:43 | 显示全部楼层
学习一下
回复 支持 反对

举报

xgchang
 楼主| 发表于 2015-1-6 13:55:37 | 显示全部楼层
回复 11# remnant
回复 支持 反对

举报

batchat88
发表于 2015-1-7 07:26:58 | 显示全部楼层
good
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jiangzhb
发表于 2015-1-7 16:37:27 | 显示全部楼层
OKOKOKOKOKOKOK
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bright46
发表于 2016-8-2 22:59:19 | 显示全部楼层
试了，果然可以。谢谢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 00:07 , Processed in 0.017301 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表