在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7945|回复: 15

求助:Debussy支持systemverilog写的设计吗

[复制链接]
发表于 2009-10-17 15:08:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在练习使用Debussy调试自己的design, 可是连load都load不进去
看到有人说 加 -sv选项 但是不明白在那里加 怎么加
恳请指教
发表于 2009-10-17 15:20:56 | 显示全部楼层
Debussy可以支持所有仿真器附带的命令 -- 引自Debussy Reference.
命令行方式:
debussy -2001 -sv -f file.f +incdir+your_dir
其中,
-2001 表示支持Verilog 2001语法;
-sv 表示支持SystemVerilog语法;
-f file.f 指加载file.f中的内容,这个file.f可以是源代码和tb的文件列表,也可以顺带
着写入一些编译选项(比如刚才那个-2001)。
+incdir+your_dir,表示编译时包括的路径。多个路径则用多个+号链接。

你可以看看Debussy 的 reference手册,里面有详细介绍。
 楼主| 发表于 2009-10-17 15:31:06 | 显示全部楼层
受教,多谢!
2# remnant
发表于 2010-3-25 10:00:23 | 显示全部楼层
学习学习
发表于 2010-10-11 10:56:33 | 显示全部楼层
学习了!!!
发表于 2010-10-11 13:45:47 | 显示全部楼层
ding yi xia
发表于 2010-10-16 19:30:03 | 显示全部楼层
不错,不错。
发表于 2011-9-5 17:32:53 | 显示全部楼层
感謝分享......
发表于 2011-9-7 18:28:48 | 显示全部楼层
學到了...
发表于 2011-9-8 18:18:31 | 显示全部楼层
Thanks a lot
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 09:41 , Processed in 0.027367 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表