EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 325 326 327 328329330 331 332 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] quartus13.0的VWF仿真是不是不能用了？？	xylion 2016-6-15	12265	xylion 2016-6-15 21:24
[求助] FPGA+无线射频模组方案	日月天河 2016-6-15	02488	日月天河 2016-6-15 17:46
[讨论] 关于针对国内FPGA厂家京微雅格公司恶意谣言的郑重声明	chinafpga 2016-5-6	44079	sjzdzzgc 2016-6-15 17:20
[求助] modelsim怎么让波形不停刷新	董小三 2016-6-13	22768	董小三 2016-6-15 16:54
[资料] 求pt 2012 lab guide	IC123321 2015-2-3	83446	斯蒂芬 2016-6-15 15:20
[求助] quartus如何用qxp文件代替vqm文件	xylion 2016-6-13	22495	xylion 2016-6-15 15:05
[求助] assign和if else的区别？	dyytx 2016-6-15	01727	dyytx 2016-6-15 12:58
[求助] signaltap抓取数据问题	谁枫而飘 2016-6-15	01461	谁枫而飘 2016-6-15 11:14
[求助] LVDS的输出频率升高，输出频率降低吗?	ltd62340177 2016-6-15	03050	ltd62340177 2016-6-15 10:54
[求助] 如何生成如下视图	xw25140 2016-6-14	12016	老阮 2016-6-15 10:14
什么是最好的linux下verilog代码输入工具 ...2 3 4 5	dreamtu 2009-1-29	4719725	2740710202 2016-6-15 09:56
[求助] 怎么搞明白FPGA功能模块的实现	knightman 2016-6-7	52617	knightman 2016-6-15 08:37
[求助] vivado错误请教	3008202060 2016-6-14	32831	3008202060 2016-6-14 22:10
[求助] 从pad进来的信号打一拍可以过滤noise吗	dyytx 2016-6-13	63093	silencefpga 2016-6-14 21:51
[求助] 求教用verilog如何编写rmii接口转mii接口，谁有代码的？	大道至简丶 2016-6-14	02656	大道至简丶 2016-6-14 16:48
[求助] Zync7000 XC7Z045 Vivado下的bit文件无法烧写	cecileraccoon 2016-5-29	23219	笑语嫣然 2016-6-14 16:33
[求助] OV7670摄像头图像花屏问题	nozlurne 2016-6-7	15110	笑语嫣然 2016-6-14 16:31
[求助] 请问下面一段简单的verilog代码什么意义	yyz1988 2016-6-7	83207	笑语嫣然 2016-6-14 16:28
[活动] 【Zynq征文】使用ZYNQ 的PS与PL进行交互精华1	gaochy1126 2013-2-28	35977	qinpenglai 2016-6-14 16:14
[求助] 求助关于JPEG图像压缩的问题	a598966984 2016-6-14	12589	asic_service 2016-6-14 13:31
[求助] Q2生成的最终下载程序可否压缩	yestone 2016-6-14	01881	yestone 2016-6-14 12:07
[求助] aurora 与 GTP 有什么区别啊	li869725671 2016-6-14	12563	zhouchaozinc 2016-6-14 11:23
[原创] 双端口RAM的问题	chenzhao.ee 2011-8-1	313393	hnulht789 2016-6-14 10:13
[求助] HDLCompiler:718：Port connections cannot be mixed ordered and named	yyz1988 2016-6-12	68702	zhouchaozinc 2016-6-14 09:38
[讨论] 关于PLL配置后的复位设计	小相 2016-6-13	43619	atomdust 2016-6-14 09:16
[求助] PHY芯片哪些寄存器需要配置	谁枫而飘 2016-6-9	13227	nickyanghy 2016-6-13 23:56
[求助] vivado综合和布局布线问题	Johny_2012 2014-10-11	76314	nickyanghy 2016-6-13 23:50
[求助] Qutartus II打开源代码的问题？Top module is undesign	小yz 2016-6-3	53301	小yz 2016-6-13 23:08
[求助] GTX的约束文件编写	baobao697841 2016-6-2	23322	silencefpga 2016-6-13 22:58
[求助] 亚稳态疑惑？请高手指点。 ...2	jackychan2010 2016-6-3	156549	catannie 2016-6-13 21:45
[求助] MicroBlaze中GPIO、GPIO_I、GPIO_O、GPIO_T的区别	半糖 2016-6-13	02381	半糖 2016-6-13 19:58
[求助] 去抖动，打三拍，三个为1才为，三个为0才为0，可以吗	dyytx 2016-6-13	01878	dyytx 2016-6-13 19:32
[求助] synopsys coreConsultant 配置ip核报错	justfigo 2016-6-13	13689	justfigo 2016-6-13 19:28
[求助] Xilinx ISP PROM XCF16P边界检测不到	半糖 2016-6-12	32943	半糖 2016-6-13 18:37
[求助] 检测从pad进来的信号的下降沿，一般打几拍？	dyytx 2016-6-13	12271	xylimm 2016-6-13 17:01

1 ... 325 326 327 328329330 331 332 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1