在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2339|回复: 3

[原创] FPGA内部逻辑约束问题

[复制链接]
发表于 2016-7-15 11:54:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近使用V6调试,发现程序设计完毕后,整合的时候发现内层的信号引出来作为ila的触发时钟,但是当我将这个ila删去后内层的这个时钟信号就会出现时序的错误导致整个程序出错。请问这是否是由于我改变了FPGA内部综合时的电路从而使得时序不同了造成出错呢?使用ngc能否解决呢?求解
发表于 2016-7-15 15:31:22 | 显示全部楼层
时钟不接到bufg和bufr上吗
发表于 2016-7-17 14:49:20 | 显示全部楼层
是不是时钟信号没有做约束?不进行适当的约束,就容易出现程序编译一次一个样,有时候连功能都不对。xilinx有个关于约束的用户指南ug625,建议看一下时序约束部分。
发表于 2016-7-22 17:30:08 | 显示全部楼层
ila有时候是会改变时序结果,建议重新做时序约束。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:13 , Processed in 0.018039 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表