在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2003|回复: 2

[求助] 萌新请教几个FPGA的仿真问题

[复制链接]
发表于 2016-6-28 17:20:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
     1.在一个工程中,我现在想替换掉其中的一个模块。原来整个程序都是验证过是正确无误的,替换的那个子模块通过了功能仿真、后实现时序仿真和板级调试。但是经过修改的程序就不能正确运行了。这是什么原因呢?    2.在一个完整的工程中,如果我只想仿真其中某个子模块的运行情况,可以直接用testbench例化工程中的子模块吗?比如A是顶层文件,a,b,c是子模块。然后完成布局布线之后,我可以直接用testbench例化b模块吗?这时候b模块的时序仿真结果是b在整个A工程中的运行情况吗?
    3.在实现之后,运行时序仿真,得到的结果和现实的板级运行结果有什么区别吗?会不会出现时序仿真的结果和板级运行结果不一样的情况呢?我的想法是实现之后也就完成了对FPGA的布局布线的规划,在开发工具中就应该有一个和现实FPGA几乎完全一样的模拟的FPGA,这时候运行时序仿真应该适合现实的板级运行结果一样。我的想法有没有问题呢?
   用的Xilinx的芯片,使用Vivado工具。
发表于 2016-7-6 10:28:55 | 显示全部楼层
1,不清楚;
2,可以,写testbench的时候可以选择仿真顶层文件或者子模块;
3,会,毕竟时序仿真并没有考虑到布线延时的情况
发表于 2016-7-22 11:22:53 | 显示全部楼层
1,把error截图一下才能知道出了什么错误。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:29 , Processed in 0.016485 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表