数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 321 322 323 324325326 327 328 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 购买FPGA测试版	zzzsss1234 2016-6-6	22361	semiartist 2016-6-22 11:20
[讨论] 请问FPGA上支持的光纤通信的协议都有啥？	zhouchaozinc 2016-6-20	12707	zhangbinsniper 2016-6-21 22:31
[求助] 无线数传	小相 2016-6-21	12377	atomdust 2016-6-21 18:35
[求助] 紧急求助	leeguy 2016-6-21	12516	atomdust 2016-6-21 18:34
[求助] 求助，如何设计多FPGA的电路板	Gin35 2016-6-21	32719	atomdust 2016-6-21 18:30
[讨论] ISE，summary报告出现的问题Number of bonded IOBs溢出	xylion 2016-5-16	97804	atlandis 2016-6-21 18:02
[求助] 如何测试FPGA与电脑的通信的实际速度	yyz1988 2016-6-21	01750	yyz1988 2016-6-21 17:25
[资料] 关于UWB应用芯片	小相 2016-6-21	02645	小相 2016-6-21 16:54
[求助] modelsim_altera仿真问题	谁枫而飘 2016-6-21	12445	谁枫而飘 2016-6-21 14:36
[求助] 请教Libero IDE v9.2如何添加器件	飞天花雨 2016-6-19	22312	lanxwell 2016-6-21 13:23
[求助] 大学生课程设计求助	abc1140841845 2016-6-20	23677	老阮 2016-6-21 12:38
[原创] 刚装上centos 6.7 桌面版，网络能正常访问，但是hostid读出来为全0，有没有碰到过？？	szm253253 2016-6-16	73976	szm253253 2016-6-21 11:19
[求助] DE2 115 控制 ds18b20 温度传感器	lindifeng 2016-5-19	73181	lxc531 2016-6-21 09:49
[求助] 上位机与FPGA通信的数据问题	tori128 2016-6-15	42990	tori128 2016-6-20 20:54
[求助] RS触发器的初始化问题，谢谢！	sevid 2016-6-14	25121	sevid 2016-6-20 14:47
[求助] systemverilog interface多主机语法	huyongwei01 2016-6-20	07684	huyongwei01 2016-6-20 11:31
[求助] 求帮助，PCI9052通信	lionelmessi 2016-6-19	21976	zhaojingzb 2016-6-20 11:22
[求助] lpm_constant 参数化常数产生器	甲壳虫 2016-6-20	01813	甲壳虫 2016-6-20 10:54
[求助] 千兆以太网接口 ...2	574920045 2013-7-5	139186	nickyanghy 2016-6-19 23:00
[资料] DC-DC converter design note	IC_panda 2012-6-17	22705	efong 2016-6-19 09:37
[求助] 关于阻塞和非阻塞 ...2	qjmxxgui 2011-7-25	116941	07048097 2016-6-19 09:13
[求助] 请教关于dc综合的问题 ...2	foreda 2010-4-2	1615159	ptqwert 2016-6-18 22:41
[求助] 请教modelsim6.3仿真altera fft ip core问题。	andrewqu 2016-4-9	22312	ghlyc 2016-6-18 16:49
[求助] SignalTap报invalid data received	xaoyao 2014-10-14	14806	gerrard_009 2016-6-18 15:38
[求助] 在signal tap 模式下老显示 invalid data received	gerrard_009 2016-6-18	04399	gerrard_009 2016-6-18 11:32
[求助] verilog里的for循环使用菜鸟求助	m006 2016-6-16	42862	masaka_xlw 2016-6-18 04:59
[求助] Vivado在实现阶段怎么才能保证模块逻辑在布局布线前资源不被优化 ...2	zhangwei0814 2014-10-8	1115472	xmssy_zte 2016-6-17 21:42
[求助] 哪位大神解释一下下面的程序啊，最好能详细注释一下	zou.liancheng 2016-6-17	72575	07048097 2016-6-17 19:42
[求助] dc综合时怎么对某个verilog文件中的内部信号施加约束 - [已解决]	从这一刻信仰 2016-6-16	54792	826203476 2016-6-17 13:38
[求助] 求教：在zedboard上面使用ddr3的问题	duanxiaoshan 2014-3-23	45221	siyuantang2016 2016-6-17 11:34
[招聘] FPGA兼职团队	tian—fm 2016-6-17	03552	tian—fm 2016-6-17 11:34
[原创] 如何简化V6 DDR3控制器的使用 ...2 3	lucien_1986 2012-3-28	2113684	siyuantang2016 2016-6-17 11:21
[求助] 在SIgnalTap中，使用高频时钟作为扫描时钟问题	yariyari 2016-6-16	12452	yariyari 2016-6-17 09:09
[求助] sRIO光纤接口卡，有推荐的吗？谢谢！	梧下子 2016-6-16	01929	梧下子 2016-6-16 22:42
[求助] 求助：vivado环境下，如何读取.txt文件	leeguy 2016-6-16	12864	leeguy 2016-6-16 18:59

1 ... 321 322 323 324325326 327 328 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 8

快速发帖

浏览过的版块

站长推荐 /1