FPGA中整数除法的除数和余数正负问题

艾克0928 · 发表于 2016-8-5 15:46:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，请问一个问题：
    在FPGA中的整数除法，其除数必须为正吗？余数是否只能为正，还是正负均可？
   这个我网上搜了好多，发现说法也很多，不过多试站在数学的角度而言的——
   对于除数：有的说在带余整数除法中，除数必须为正；有的则说均可以正负均可。
   对于余数：有的说正负均可，有的说必须和被除数的符号相同，还有的说看各人怎么看待，如（-3）÷2，既可以看做商是-1，余数是-1，也可以看做商是-2，余数是1……
   总之是众说纷纭，还请大神解惑，谢谢！