DC Timing report

zhonggs

DC综合后的Timing report的解读中，以下这行的时钟的Incr为150的延时，为什么我看User guide里面都是为0？
   Point                                         Incr         Path
  -----------------------------------------------------------
  clock clock' (rise edge)               150.00     150.00

PS:以下报告摘自EETOP论坛
Startpoint: ackkey_reg (rising edge-triggered flip-flop clocked by clock')
  Endpoint: ackkey_reg (rising edge-triggered flip-flop clocked by clock')
  Path Group: clock
  Path Type: max


  Point                                    Incr       Path
  -----------------------------------------------------------
  clock clock' (rise edge)               150.00     150.00
  clock network delay (ideal)              5.00     155.00
  ackkey_reg/clocked_on (**SEQGEN**)       0.00     155.00 r
  ackkey_reg/Q (**SEQGEN**)                0.00     155.00 f
  I_2/Z (GTECH_NOT)                        0.00     155.00 r
  C2344/Z_0 (*SELECT_OP_2.1_2.1_1)         0.00     155.00 r
  ackkey_reg/next_state (**SEQGEN**)       0.00     155.00 r
  data arrival time                                 155.00


  clock clock' (rise edge)               450.00     450.00
  clock network delay (ideal)              5.00     455.00
  clock uncertainty                       -3.00     452.00
  ackkey_reg/clocked_on (**SEQGEN**)       0.00     452.00 r
  library setup time                       0.00     452.00
  data required time                                452.00
  -----------------------------------------------------------
  data required time                                452.00
  data arrival time                                -155.00
  -----------------------------------------------------------
  slack (MET)                                       297.00

杰克淡定

你的clock‘定义的周期为300，waveform为{150 300}，报告里以时钟上升沿150ns处作为计算起点而已，这并没有什么影响。