在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 一路8M数据转4路2M数据,输出2M不能帧同步,高手请帮忙看看。 sxl1370 2016-6-27 52736 sxl1370 2016-6-28 15:28
[求助] E1接口使用1b/4b编码,谁有编码对照表啊 dearhero 2016-6-28 02319 dearhero 2016-6-28 11:18
[求助] verilog调用子模块时parameter的传递问题 qd0090 2016-6-27 47982 huster 2016-6-28 11:12
[讨论] 状态机设计,使用独热码、格雷码或二进制码有何区别?  ...2 cyberly 2012-10-9 1014506 crystalgun 2016-6-28 11:11
[讨论] DC综合中clock latency uncertainty设置过大会发生什么情况 从这一刻信仰 2016-3-9 75196 又是一个号 2016-6-28 10:54
[求助] UDP包的长度最大为128个字节吗 yyz1988 2016-6-27 12092 xiaoxiong146480 2016-6-27 22:13
[讨论] 以太网的CRC校验 attach_img 谁枫而飘 2016-6-22 43408 谁枫而飘 2016-6-27 19:03
[讨论] 关于将microblaze的指令和数据地址设置在不同段的问题 路在脚下 2016-6-27 02543 路在脚下 2016-6-27 18:23
[资料] FPL/FCCM?FPGA conference paper zlhrsy 2016-6-27 02866 zlhrsy 2016-6-27 18:01
[求助] Coregen 求助 jsyzwqy 2016-6-27 02497 jsyzwqy 2016-6-27 17:28
[讨论] 笔试题,求大神解答,弄不懂什么意思 battyson 2016-6-27 53352 杰克淡定 2016-6-27 16:59
[原创] PCIe数据读写问题 ainolike 2016-3-22 53253 qq947944044 2016-6-27 16:27
[求助] 怎样理解FPGA开发中的时序约束? wsz561208 2016-6-26 02164 wsz561208 2016-6-26 23:16
[招聘] 全球500强公司求贤纳士,诚邀有识之士共建中国芯: exiaohu 2016-6-26 02597 exiaohu 2016-6-26 13:47
[求助] 关于编译的问题 甲壳虫 2016-6-26 01715 甲壳虫 2016-6-26 11:18
[求助] 请问大家有做过 FPGA 控制 SATA 硬盘吗?哪位大侠能够指点一二呢?急求!!! lzl19860420 2011-6-14 74957 testtry 2016-6-26 03:08
[求助] 如何使用create generated clock attach_img 3008202060 2016-6-25 12928 testtry 2016-6-26 02:54
[求助] set_input_daley attach_img  ...2 谁枫而飘 2016-6-25 114149 谁枫而飘 2016-6-25 18:14
Asynchronous & Synchronous Reset Design Techniques attachment  ...234 Moore 2008-7-5 308242 fwutsairlin 2016-6-25 16:13
[原创] microblaze 大小端问题 路在脚下 2016-6-23 43509 菜鸟要飞 2016-6-24 14:34
[求助] 求大神!!!教教Linux下VCS,Verdi工具的环境(平台)搭建方法!!! 坤子 2016-6-23 23998 杰克淡定 2016-6-24 14:26
[求助] IC验证uvm,filelist.f 月小子 2016-5-1 13716 lv123362 2016-6-24 09:08
[求助] 内插,抽取会影响带宽么? muye87 2016-6-23 53371 huster 2016-6-24 09:02
[求助] 遥测中FM大频偏抑制方法问题 fascinate_lyd98 2014-7-22 33948 973490007 2016-6-23 20:30
[求助] modelsim仿真出问题 attach_img yangwang星空 2016-6-23 32088 zhaojingzb 2016-6-23 15:42
[讨论] altera DDIO的时序分析讨论 attach_img laokai 2013-4-22 310027 谁枫而飘 2016-6-23 14:49
[讨论] quartusquartus逻辑锁定出现BUG,必须多设置一个LAB才通过? attach_img xylion 2016-6-20 93889 xylion 2016-6-23 14:26
[讨论] FIFO的使用小讨论 huyw1800 2016-6-21 63916 fascinate_lyd98 2016-6-23 11:15
[求助] 问一个关于chipscope的问题 风中飞 2016-6-23 22138 fascinate_lyd98 2016-6-23 11:06
[求助] 实例化出现cannot be assigned more than one value求助 leeslyy 2016-6-22 84727 leeslyy 2016-6-23 10:12
[求助] 一小段代码的仿真出现问题求解 attach_img chang75161 2016-6-20 32280 junxliu 2016-6-23 09:33
[求助] 问一个关于Vivado调用IP的事情 蚂蚁登山 2016-6-20 76891 蚂蚁登山 2016-6-23 08:03
[求助] 急求支持SRIO的14.7的破解license 1991sxg 2015-11-18 22218 hongfeng575 2016-6-22 20:02
[讨论] 特殊、另类的库的问题!  ...23456..12 三里墩 2015-7-16 11227955 ADU迪卡 2016-6-22 18:00
[讨论] 求助,怎么通过XILINX的FPGA 的JTAG 抓取CPU MPC865T的时序信号 511515338 2016-6-22 01672 511515338 2016-6-22 13:12
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 05:48 , Processed in 0.040863 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块