EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 320 321 322 323324325 326 327 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于FPGA数据存储	lethewjd 2016-7-12	32546	fascinate_lyd98 2016-7-14 18:17
[求助] 求助：Virtex-5 GTP模块使用方法	pmx152026862 2016-7-14	02802	pmx152026862 2016-7-14 16:51
[解决] Modelsim SE 10.0d （vish-4101）Modelsim No objects found matching‘*’的解决	husthuige 2012-10-28	37412	lxjucdos124 2016-7-14 16:43
[求助] quartus打开工程后，工程里出现箭头怎么回事啊	zhaofpga 2016-7-9	54774	lxjucdos124 2016-7-14 16:07
[求助] 关于ISE管脚的配置问题新人求问！！！	mengyuwei290 2015-11-26	513085	huxiaozhu 2016-7-14 15:54
[求助] 同步电路问题	chang75161 2016-7-10	52644	lxjucdos124 2016-7-14 15:52
[求助] 请教一个Cadence瞬态仿真的问题	denglin 2010-11-2	25778	grace1100 2016-7-14 14:37
[原创] 音频SNR和THD等重要参数如何提高？	bkhzw6 2016-7-7	23927	fascinate_lyd98 2016-7-14 12:11
[求助] nios sd卡	月关是寡人 2016-7-14	02858	月关是寡人 2016-7-14 12:03
[求助] vivado2016.2联合questasim仿真	Khaleesi 2016-7-11	13449	yans6 2016-7-14 09:28
[解决] 解决ModelSim显示中文乱码 ...2	wushihai 2010-7-3	1815367	雷达信号处理 2016-7-13 20:55
[求助] 求助：Quartus II 13.1 如何在vwf中查看node的波形？	fangyuan_nan 2015-4-8	35695	alieng 2016-7-13 15:07
[原创] TCP/IP的FPGA实现	1014003606 2015-4-1	83567	zmliu418 2016-7-13 07:28
[求助] primetime和design vision 里的时序分析 ...2 3	chenyueboy 2011-3-21	2112080	alwaysthefirst 2016-7-13 07:22
[资料] AXI总线协议	li869725671 2016-7-12	02506	li869725671 2016-7-12 22:44
[原创] 可编程电压源控制	EricTT 2016-7-12	02171	EricTT 2016-7-12 17:55
[原创] 求助！！！！！！！！光纤aurora核问题	ZCZ353750990 2016-1-16	14733	逆光漂泊 2016-7-12 16:47
[求助] 求教一个fpga复位的问题 - [悬赏 100 信元资产] ...2	xduryan 2016-7-11	188235	yt920419 2016-7-12 16:38
[原创] 请教signed signal的声明	atlandis 2016-7-12	22442	haimo 2016-7-12 14:25
[求助] 用modelsim仿真出现问题！！！！	zhou19891227 2016-7-12	02434	zhou19891227 2016-7-12 11:03
[求助] 有偿转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	12609	guan_2000 2016-7-11 15:26
[求助] 关于建立时间与保持时间	chang75161 2016-7-10	53359	iidestiny 2016-7-11 14:09
[求助] 大神求助，关于APB的SPI接口	chengweidsa 2016-7-10	33236	749936599 2016-7-11 14:02
[求助] FPGA 多路方波信号	jixianyihao 2016-7-9	32888	iidestiny 2016-7-11 13:42
[求助] 一个关于位数的计算问题	chang75161 2016-7-10	22281	huster 2016-7-11 12:51
[求助] XST对数组综合慢	anhongliang 2016-7-11	12972	fascinate_lyd98 2016-7-11 12:05
[招聘] 语言转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	02888	guan_2000 2016-7-11 10:54
[求助] 语言转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。	guan_2000 2016-7-11	02672	guan_2000 2016-7-11 10:20
[求助] 周期性的脉冲信号如何实现只增加有效脉冲宽度（高电平）？	梦凝霜 2016-6-30	45039	YYFFLLMMNN 2016-7-11 09:48
[求助] ISE14.3 利用Block RAM生成的IP核，输出信号为什么是不定值？ ...2	梦凝霜 2016-7-6	105571	梦凝霜 2016-7-9 18:44
[求助] vivado的bug谁碰到过，怎么解决的？	hunansunjianjun 2016-7-9	02868	hunansunjianjun 2016-7-9 13:51
[求助] 有没有一种方法能够自动的在ALTERA的FPGA编程文件中加入自定义信息？	alpharay 2013-6-15	56730	lgg603 2016-7-9 07:39
[求助] VIVADO布局布线报错	Liz6868 2016-2-23	65613	cyberexile 2016-7-8 18:46
[求助] 在以太网通信过程中的pause帧成对出现的问题	yyz1988 2016-7-8	02529	yyz1988 2016-7-8 18:19
[求助] verilog菜鸟问题请教	qd0090 2016-7-8	42174	高瞻forever 2016-7-8 16:46

1 ... 320 321 322 323324325 326 327 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1