EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 316 317 318 319320321 322 323 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 问一个时序优化的笔试题	chang75161 2016-8-9	22942	chang75161 2016-8-10 16:34
[原创] 【求救】简单自动售饮料机哪里错了？ ...2	silencefpga 2010-5-19	106073	hnulht789 2016-8-10 16:32
[求助] PhysDesignrule:10	fanny_haiyun 2016-8-10	03232	fanny_haiyun 2016-8-10 12:03
[求助] synplify怎样做PLL的时钟约束？？	chanon 2011-3-15	14207	justfigo 2016-8-10 10:49
[求助] 关于寄存器和寄存器堆的几个问题	辰小辰 2016-8-9	55252	杰克淡定 2016-8-10 09:54
[求助] verilog里手工例化DesignWare的元件，要怎么仿真？	sdustyj 2011-9-28	55602	stormpetrel 2016-8-9 19:04
[求助] 安装DC时遇到找不到链接共享库的问题	uikimouse 2016-3-21	12716	yi4105635 2016-8-9 17:13
[求助] 求助！64位系统不能用vivado配置DDR3吗？老是mig.exe停止工作	fangzr 2016-8-8	12749	灯火阑珊的天 2016-8-9 15:03
[求助] 求助一道建立时间保持时间题目的解答	chang75161 2016-8-8	43414	chang75161 2016-8-9 11:54
[讨论] PLC晶体管输出与可控硅输出的区别	xdxkj 2016-8-9	02901	xdxkj 2016-8-9 10:36
[求助] 如何通过Modelsim将Objects窗口中的所有信号包含层次路径导出来	lianlong 2016-8-9	02537	lianlong 2016-8-9 09:53
[求助] IC设计前端 ...2	小稀 2016-8-2	106872	小稀 2016-8-9 09:43
[求助] synopsys ic compiler 有Design Compiler的功能吗 ...2	lqzzuu 2009-12-27	176324	edwardkaka 2016-8-9 00:41
[原创] 请教DC综合	atlandis 2016-8-6	66072	Timme 2016-8-8 23:47
[原创] modelsim之do文件的最简使用示例	wsz561208 2016-5-8	63699	Timme 2016-8-8 23:44
[求助] 【新手求助】 zedboard REV-D与REV-C的区别，顺求boot.bin文件一份	jishuai 2016-8-8	03115	jishuai 2016-8-8 21:22
[原创] 有没有verdi 免费下载windows版本的	yangyanwen123 2016-8-7	13275	richardxingxing 2016-8-8 19:00
[求助] ise 10.1 哪里有的下？	katyusza 2016-8-8	02604	katyusza 2016-8-8 18:15
[原创] 请教coverage 的问题	atlandis 2016-8-8	22157	atlandis 2016-8-8 18:03
[原创] fpga 开发可以做多久？	yangyanwen123 2016-8-7	12198	hdcqm 2016-8-8 16:56
[求助] SystemVerilog如何设计和调用常数函数	JohnYork 2016-8-8	03734	JohnYork 2016-8-8 15:45
[讨论] EPM240GT100 JATG 无法链接	scybyq 2016-8-8	02650	scybyq 2016-8-8 14:50
[求助] 关于输出端口数据延迟的问题	jie768029 2016-8-6	33809	asdf123321 2016-8-8 14:15
[求助] modelsim安装出现错误	wanna丶 2016-8-5	21575	wanna丶 2016-8-8 10:09
[讨论] FPGA中整数除法的除数和余数正负问题	艾克0928 2016-8-5	63477	艾克0928 2016-8-8 09:25
[求助] 有关Altera PLL重配置输出频率问题	mingtian2010 2013-7-2	78152	电子渣 2016-8-7 19:30
[求助] 谁知道类似 (KEEP="TRUE")之类的语句是从哪里看的？	YYFFLLMMNN 2016-8-3	55492	tristapku 2016-8-7 14:40
[求助] 求教关于vivado的debug问题	火炎飞弹 2015-7-9	54811	tristapku 2016-8-7 14:21
[原创] 虚拟串口软件测试好帮手	yangyanwen123 2016-8-7	02830	yangyanwen123 2016-8-7 11:17
[原创] modelsim SE 10.1A 可以用破解	yangyanwen123 2016-8-7	03331	yangyanwen123 2016-8-7 11:11
[原创] fpga为什么用的公司那么少，产品路线太窄	yangyanwen123 2016-8-6	33367	yangyanwen123 2016-8-7 01:29
[求助] microblaze sdk 指令周期	3011204070 2016-8-6	03177	3011204070 2016-8-6 15:06
[求助] 有没有能通过分频精确得到32.768KHz的晶振	aureage 2014-5-19	74533	holliwood 2016-8-5 22:16
[讨论] 如何根据条件给parameter赋值？	luoyanghero 2016-8-5	02221	luoyanghero 2016-8-5 16:42
[求助] 同步FIFO时序仿真与功能仿真不一致	lygwzy89 2016-8-5	22920	lygwzy89 2016-8-5 15:25

1 ... 316 317 318 319320321 322 323 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1