EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 316 317 318 319320321 322 323 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


verilog区分大小写字母么	ji_yan_li 2008-1-17	215853	frankhyk 2016-8-4 09:11
[求助] 关于verilog中的~与！	prototyping 2013-9-30	512339	frankhyk 2016-8-4 09:09
[求助] typedef 用法相关	yvhksovo 2016-8-3	01941	yvhksovo 2016-8-3 21:05
[原创] 有要做兼职的吗？	jaimie 2016-8-2	32587	笑陵韵 2016-8-3 16:12
[求助] 关于时序分析，时钟输出延时	lygwzy89 2016-8-2	43089	lygwzy89 2016-8-3 15:43
[求助] verilog条件生成和条件编译的区别 - [悬赏 200 信元资产]	xduryan 2016-7-28	14054	neoitachi 2016-8-3 15:39
[求助] 软铜绞线的连接问题	byelectric 2016-8-3	01964	byelectric 2016-8-3 14:42
[求助] 正弦信号源如何调节峰峰值？（FPGA+PWM+DDS实现）	fangzr 2016-7-28	58035	fangzr 2016-8-3 12:40
[求助] 请问各位前辈，哪里可以下到SD，以及SDIO的全套最新规范？	fkl523 2016-6-29	11625	icwangrui 2016-8-3 10:22
[原创] 数字设计基本FLOW和所使用的工具精华3 ...2	fanstics 2010-8-3	117330	andtrue 2016-8-2 23:07
求助：Debussy支持systemverilog写的设计吗 ...2	xgchang 2009-10-17	158990	bright46 2016-8-2 22:59
[求助] 求解释	yn78 2016-8-2	13613	fascinate_lyd98 2016-8-2 18:04
[求助] xilinx K7系列FPGA MMCM在输入带SSC情况下，输出会反映出这个SSC吗，谢谢	pigolo 2016-8-2	02185	pigolo 2016-8-2 16:24
[求助] verilog带进位的加法器怎么写	weixingpan1984 2010-3-9	97009	Maccurry 2016-8-2 14:09
[招聘] 全球最专业的半导体求职招聘平台，邀您加入 - [悬赏 5 信元资产]	MooreElite 2016-7-29	12999	MooreElite 2016-8-2 11:16
[求助] 想用FPGA进行11路信号输入，做简单的运算后单路输出至ARM，不知怎么选型	lihailong114 2016-8-1	11852	YYFFLLMMNN 2016-8-2 11:12
[原创] 片上集成TVS器件保护总线接口芯片	学尽250 2016-8-2	05053	学尽250 2016-8-2 11:03
[求助] 【求助】Spartan 6输出时钟信号连到output引脚，用ODDR2后引脚无信号输出	aha007 2016-8-1	12651	aha007 2016-8-2 10:54
[求助] 关于设计电路时噪声容限的问题	win5531 2014-12-24	22326	chentony 2016-8-1 23:06
[求助] 希望得到FPGA原型验证的基本资料	yitengzeng 2016-8-1	01802	yitengzeng 2016-8-1 17:05
[调查] 这样的求职平台你会加入吗？—摩尔精英	MooreElite 2016-7-25	44834	MooreElite 2016-8-1 15:58
[招聘] 华为杭州研究所招聘	gengyunzhi 2016-7-27	23667	MooreElite 2016-8-1 15:18
[讨论] Spartan6的DDR调试（完成）精华1	xianrenwang 2015-6-3	710527	jpbrown19 2016-8-1 14:04
[原创] 自己写的sd卡，支持sd bus 1线和4线，并且fpga测试通过精华1 ...2 3 4 5	caicaixuehua 2013-8-31	4117432	jpbrown19 2016-8-1 13:56
[资料] AXI总线资料 ...2	mate006 2014-9-21	177899	yitengzeng 2016-8-1 13:21
[讨论] DC中max_fanout怎么约束？	renlei 2016-7-30	23342	yitengzeng 2016-8-1 13:17
[求助] 求助：FPGA+pci9054在低温下工作不正常 - [悬赏 1 信元资产]	wk5645 2016-7-28	22970	fascinate_lyd98 2016-8-1 09:09
[求助] vivado BUFG 需要约束吗	bzxylyz 2016-7-29	13110	hector_wu 2016-7-31 23:59
[求助] FPGA与STM32通过SPI通信，FPGA烧毁的原因？	tianyizhiyu 2016-6-7	75924	hector_wu 2016-7-31 23:44
问一下关于DMA的问题	susky 2007-8-7	17972	dignity 2016-7-31 19:11
[求助] zynq7000 AXI_DMA SG模式描述符解析出错	挂在天边的鱼 2014-3-14	24658	waver412 2016-7-31 16:55
[求助] Ubuntu14.04安装vcs时，运行lmli2出错。	hgh273747 2016-7-30	02151	hgh273747 2016-7-30 22:13
[讨论] DVE和verdi ...2 3	microsofthard 2010-10-12	2111269	polarishine 2016-7-30 11:16
[求助] 如何用FPGA实现100base-fx	3008202060 2016-7-26	32975	lubin39 2016-7-29 21:50
[求助] VCS仿真Xilinx的DDR3 ip遇到问题	ctfans000 2013-12-18	42867	古镜子 2016-7-29 15:04

1 ... 316 317 318 319320321 322 323 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1