altera altddio_out问题

miaoxuerong · 发表于 2013-8-27 23:08:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我使用cyclone 4 E器件，使用megawiard在IO里面生成了altddio_out，
在代码使用如下：

ddrio ddrio (

.datain_h (1'b1),

.datain_l(1'b1),

.outclock(main_clk),

.dataout(output_signal)
);

我用signaltap II观察发现output_signal一直0，不能为1，不知道原因是什么.
如果我采用这样的编码方式
assign output_signal = 1，用signaltap ii发现output_signal可以为1.

请问这是为什么？

谁枫而飘 · 发表于 2016-6-14 14:06:06

楼主问题解决了吗？我现在也遇到这个问题了

lzhp · 发表于 2016-9-2 16:17:25

这个是SII是观察不到的

[求助] altera altddio_out问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2