数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 313 314 315 316317318 319 320 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 如何使用TimeQuest查看逻辑延时	yariyari 2016-7-27	84254	Timme 2016-8-4 20:37
[求助] pcie gen1 到 gen2失败请各路大侠帮看看	gali123 2016-8-3	13223	acgoal 2016-8-4 20:34
[讨论] 跨时钟域解决办法，求大神	battyson 2016-8-3	72790	battyson 2016-8-4 15:02
[讨论] 关于stm32的定时器主从模式概念	萌萌哒章鱼 2016-8-4	01882	萌萌哒章鱼 2016-8-4 11:56
[讨论] 32位CPU的stm32直接32位定时器会不会更好？	萌萌哒章鱼 2016-8-4	01930	萌萌哒章鱼 2016-8-4 11:00
[求助] cyclone iv ep4ce30和ep4ce40兼容吗？？急急急 - [已解决]	yuanhong96 2016-8-3	63635	孑然儿 2016-8-4 10:26
[原创] 视频截取—双口RAM	黎释注册 2016-8-4	01606	黎释注册 2016-8-4 09:54
[求助] 各个厂家的NAND FLASH 是否兼容？？？急急急？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-2	22421	riz.pde 2016-8-4 09:33
verilog区分大小写字母么	ji_yan_li 2008-1-17	215642	frankhyk 2016-8-4 09:11
[求助] 关于verilog中的~与！	prototyping 2013-9-30	512213	frankhyk 2016-8-4 09:09
[求助] typedef 用法相关	yvhksovo 2016-8-3	01824	yvhksovo 2016-8-3 21:05
[原创] 有要做兼职的吗？	jaimie 2016-8-2	32443	笑陵韵 2016-8-3 16:12
[求助] 关于时序分析，时钟输出延时	lygwzy89 2016-8-2	42966	lygwzy89 2016-8-3 15:43
[求助] verilog条件生成和条件编译的区别 - [悬赏 200 信元资产]	xduryan 2016-7-28	13899	neoitachi 2016-8-3 15:39
[求助] 软铜绞线的连接问题	byelectric 2016-8-3	01852	byelectric 2016-8-3 14:42
[求助] 正弦信号源如何调节峰峰值？（FPGA+PWM+DDS实现）	fangzr 2016-7-28	57841	fangzr 2016-8-3 12:40
[求助] 请问各位前辈，哪里可以下到SD，以及SDIO的全套最新规范？	fkl523 2016-6-29	11603	icwangrui 2016-8-3 10:22
[原创] 数字设计基本FLOW和所使用的工具 ...2	fanstics 2010-8-3	116992	andtrue 2016-8-2 23:07
求助：Debussy支持systemverilog写的设计吗 ...2	xgchang 2009-10-17	158742	bright46 2016-8-2 22:59
[求助] 求解释	yn78 2016-8-2	13435	fascinate_lyd98 2016-8-2 18:04
[求助] xilinx K7系列FPGA MMCM在输入带SSC情况下，输出会反映出这个SSC吗，谢谢	pigolo 2016-8-2	02146	pigolo 2016-8-2 16:24
[求助] verilog带进位的加法器怎么写	weixingpan1984 2010-3-9	96839	Maccurry 2016-8-2 14:09
[招聘] 全球最专业的半导体求职招聘平台，邀您加入 - [悬赏 5 信元资产]	MooreElite 2016-7-29	12841	MooreElite 2016-8-2 11:16
[求助] 想用FPGA进行11路信号输入，做简单的运算后单路输出至ARM，不知怎么选型	lihailong114 2016-8-1	11723	YYFFLLMMNN 2016-8-2 11:12
[原创] 片上集成TVS器件保护总线接口芯片	学尽250 2016-8-2	04888	学尽250 2016-8-2 11:03
[求助] 【求助】Spartan 6输出时钟信号连到output引脚，用ODDR2后引脚无信号输出	aha007 2016-8-1	12561	aha007 2016-8-2 10:54
[求助] 关于设计电路时噪声容限的问题	win5531 2014-12-24	22226	chentony 2016-8-1 23:06
[求助] 希望得到FPGA原型验证的基本资料	yitengzeng 2016-8-1	01762	yitengzeng 2016-8-1 17:05
[调查] 这样的求职平台你会加入吗？—摩尔精英	MooreElite 2016-7-25	44673	MooreElite 2016-8-1 15:58
[招聘] 华为杭州研究所招聘	gengyunzhi 2016-7-27	23511	MooreElite 2016-8-1 15:18
[讨论] Spartan6的DDR调试（完成）	xianrenwang 2015-6-3	710309	jpbrown19 2016-8-1 14:04
[原创] 自己写的sd卡，支持sd bus 1线和4线，并且fpga测试通过 ...2 3 4 5	caicaixuehua 2013-8-31	4116803	jpbrown19 2016-8-1 13:56
[资料] AXI总线资料 ...2	mate006 2014-9-21	177462	yitengzeng 2016-8-1 13:21
[讨论] DC中max_fanout怎么约束？	renlei 2016-7-30	23193	yitengzeng 2016-8-1 13:17
[求助] 求助：FPGA+pci9054在低温下工作不正常 - [悬赏 1 信元资产]	wk5645 2016-7-28	22807	fascinate_lyd98 2016-8-1 09:09

1 ... 313 314 315 316317318 319 320 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31056|排名: 10

快速发帖

浏览过的版块

站长推荐 /1