FPGA DDR3硬件调试

雪中月影 · 发表于 2015-6-6 13:57:35

回复 9# hnuwyf

如果是硬件的问题的话，可能的原因有很多，还没有发现问题，这个读出的数据序列不匹配的问题还是没解决。

shiyinjita · 发表于 2015-6-7 21:11:26

回复 10# 雪中月影

但是你使用的IP的时候，可以配置成 8的倍数的宽度把？没有这样尝试过嘛？

shiyinjita · 发表于 2015-6-7 21:12:00

回复 1# 雪中月影

还有就是你看看DQ线等长不？延迟差大约是多少？

Aiby2015 · 发表于 2015-6-8 00:24:23

内容学习了

雪中月影 · 发表于 2015-6-12 10:30:01

回复 12# shiyinjita

非常感谢您的建议，我修改了位宽，但是MIG又出现了其他的问题，不过最后也发现了原因，原来是数控电阻DCI的问题，不过还是要谢谢你。

shiyinjita · 发表于 2015-6-13 18:18:16

回复 15# 雪中月影

,解决就好，

liulong0107 · 发表于 2016-3-30 12:02:06

我现在连write leveling都过不去，也不知道是不是ddr3的初始化配置没有完成

darlingsun · 发表于 2016-3-30 14:24:10

学习学习啊啊啊

kelelantong · 发表于 2016-4-15 10:22:25

学习了，谢谢分享

AcedX · 发表于 2016-5-10 21:00:12

回复 11# 雪中月影

楼主现在DDR3已经调通了吧！

[求助] FPGA DDR3硬件调试