在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6192|回复: 5

verilog2.5分频设计

[复制链接]
发表于 2009-11-10 14:10:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
就两行代码,就不写附件了,不好意思要钱~~。
觉得有用的可以看看启发一下思路,n.5分频都可以用这种方法实现。n越大,duty cycle越接近50%。tb太简单,想试试的自己写了
但我觉得还是有不妥之处,比如无法做到50% duty cycle,而且jitter可能比较大之类的。

大家对分频器还有什么好的思路?

module div2p5(
iclk,
rst_n,
oclkby2p5
);
input iclk;
input rst_n;
output oclkby2p5;
reg [2:0] count;
reg pos2p5, neg_pre2p5;
always @ (posedge iclk or negedge rst_n)
if(!rst_n)
begin
  count <= 'b0;
  pos2p5 <= 1'b0;
  neg_pre2p5 <= 1'b0;
end
else
begin
  count <= (count==3'b000)? 3'b100 : (count-1'b1);
  pos2p5 <= (count == 3'b100 || count==3'b001);
  neg_pre2p5 <= (count ==3'b100 || count == 3'b010);
end

reg neg2p5;
always @ (negedge iclk or negedge rst_n)
if(!rst_n)
neg2p5 <= 1'b0;
else
neg2p5 <= neg_pre2p5;
assign oclkby2p5 = pos2p5 | neg2p5;
endmodule
发表于 2009-11-11 08:04:35 | 显示全部楼层
可以,这样做出的时钟,在原时钟占空50%,稳定下,也是稳定的.是个实用的描述,谢谢.
以前我也想过用门延时去做2倍频,不知有人试过吗?
 楼主| 发表于 2009-11-11 10:11:14 | 显示全部楼层
我公司的人用过,在FPGA里,就是要保证综合的时候门delay不被优化掉就好了,实际IC中没见到过。
发表于 2012-10-20 12:35:38 | 显示全部楼层
好东西!!谢谢
发表于 2016-8-31 12:01:52 | 显示全部楼层
写的不错,很好,学习了,谢谢楼主!
发表于 2016-9-21 11:30:22 | 显示全部楼层
写的很好,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 23:37 , Processed in 0.021252 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表