EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 311 312 313 314315316 317 318 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] [AMD社招] CAD Engineer	RecruiterAMD 2016-9-7	02075	RecruiterAMD 2016-9-7 11:23
[求助] 关于异步fifo	chang75161 2016-9-7	02250	chang75161 2016-9-7 11:03
[求助] Verdi 原理图Trace 问题	河源皮 2016-9-7	03178	河源皮 2016-9-7 10:03
[求助] fft ip核仿真遇到问题	愤怒的呼呼 2016-8-31	42644	alex_leexiao 2016-9-7 09:09
[求助] 求大神来看看我程序哪里有问题，为什么检测不到信号上升沿？	hyksos 2016-9-6	43075	grooprince 2016-9-7 09:01
[求助] 怎样用Verilog将不同频率时钟同步在一起	vermouth1988 2016-9-6	22394	grooprince 2016-9-7 08:48
[求助] 多核DMA通信方式	382076215 2016-9-6	02163	382076215 2016-9-6 23:12
[求助] 关于虚假路径的问题	z312379500 2016-8-24	95491	z312379500 2016-9-6 19:05
[求助] SDRAM仿真模块	z312379500 2016-9-6	01626	z312379500 2016-9-6 19:04
[求助] viretex5 DCM时钟问题，请大家帮帮忙！ ...2	furnace 2011-10-21	1414369	hhpingyear 2016-9-6 17:09
[求助] 请大家看看这个turbo decoder IP core的源程序	霏臻 2011-5-18	96422	zchsince1988 2016-9-6 17:03
[求助] 求助~~进位保留加法器得到的和与进位，怎样用CPA或者超前进位加起来	tastya 2016-8-31	23105	jxk304 2016-9-6 16:13
[求助] Microblaze核串口通信的中断问题	昶橙子 2016-8-24	53963	昶橙子 2016-9-6 15:07
关于verilog语句中的延时 ...2 3 4 5 6	fzfh1219 2007-12-14	5429729	haimo 2016-9-6 14:46
[求助] PCI设计IP ...2	574920045 2013-7-26	197340	HOM破晓 2016-9-6 08:41
[求助] ISE实现遇到的问题，真心求助	18392130777 2016-9-4	22764	wzc92 2016-9-5 16:58
[求助] CMOSt图像传感器	Triple-l 2016-9-5	02368	Triple-l 2016-9-5 14:41
[求助] 关于ADC的采样频率，求解啊 ...2	阿泰-0574 2014-6-25	106101	风中飞 2016-9-4 17:54
[求助] FPGA内做定点化除法	wongpMU 2016-8-23	53176	风中飞 2016-9-4 17:53
[求助] 关于FPGA程序不稳定的问题	feiyangbaxia 2016-8-31	32468	风中飞 2016-9-4 17:24
[求助] 请教CIC滤波器的输入采用二进制补码	刺猬精灵 2016-9-1	13090	风中飞 2016-9-4 17:20
[求助] 软件安装问题	我力可 2016-9-4	02128	我力可 2016-9-4 16:43
[求助] ISE综合后的Number of fully used LUT-FF pairs资源可利用率	模拟学习者 2016-9-4	03142	模拟学习者 2016-9-4 14:24
[资料] algo-maths-of-digital-processing-signals-and-communication-technology	shubh_ic 2013-3-28	32548	alhoceima111 2016-9-4 09:45
[资料] VHDL基本语言现象和实用技术教程	小慢慢 2014-6-20	12784	雷叔叔 2016-9-3 21:20
[讨论] 可以互相交流一下	zxopenwgb 2016-9-3	01671	zxopenwgb 2016-9-3 11:20
[求助] 请问，如何在Verilog内硬件上实现脉冲信号延时？	SmallWay 2016-8-21	13770	y23angchen 2016-9-2 17:16
[原创] VHDL和Verilog的区别	fjpmagen 2016-9-2	03273	fjpmagen 2016-9-2 16:55
[求助] 菜鸟诚心请教关于布局布线和chipshope的问题。	dexter2046 2016-9-2	23840	菜鸟要飞 2016-9-2 16:41
[求助] altera altddio_out问题	miaoxuerong 2013-8-27	24302	lzhp 2016-9-2 16:17
[求助] 新人求助FPGA中的FIFO IP核的设置与使用	花缘客 2016-9-1	52633	花缘客 2016-9-2 10:46
[调查] FPGA开发板选择	Fantom_Ya 2016-8-29	43499	hometainan 2016-9-2 10:03
[求助] 求一个看门狗电路的VHDL仿真代码	q123456 2016-9-1	02280	q123456 2016-9-1 23:04
[求助] Vivado不支持VHDL怎么办？	GeorgePCB 2016-9-1	32847	cliffmen 2016-9-1 20:32
[求助] 新手求助FPGA烧写相关	sewer_ninja 2014-7-16	15899	max262 2016-9-1 09:13

1 ... 311 312 313 314315316 317 318 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1