在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2955|回复: 5

[求助] 并行LFSR与串行LFSR的问题

[复制链接]
发表于 2016-9-24 10:35:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.首先LFSR的多项式(多项式x7+x6+1)是怎么得来的?是根据使用功能来定还是怎么着的?
2.并行LFSR的电路中,每个D触发器都要有输出吗?而串行LFSR的电路中,只有最后一个D触发器有输出吗?
3.如果使用LFSR电路对一串数据进行扰乱的话,数据是时刻来的,而LFSR电路只会响应时钟沿,那么怎么处理呢?

并行LFSR

并行LFSR
发表于 2016-9-24 15:38:44 | 显示全部楼层
1)伪随机数据的参数多项式,决定了伪随机的“随机程度”,不同的应用会要求不同的多项式。一般算法中会明确这个多项式。多项式的研究已经和成熟了,有一堆现成的多项式可以选择。
2)对于电路而言,D触发器时刻都有输出,楼主的意思应该指的是最终的输出,这个角度说,楼主的对的。
3)输入数据应该和生成扰码的电路工作在同一时钟下。
 楼主| 发表于 2016-9-25 09:20:13 | 显示全部楼层
回复 2# tao2000
非常感谢你的回答,有很大帮助,因而又有了下边的想法。
1)对于一些特定的应用,如果现有的本原特征多项式并不满足,是不是需要研究新的多项式,毕竟这方面的研究已相当成熟了。还有一个就是多项式的次幂越多或公式越复杂的话,那么伪随机的“随机程度”就高?比如,多项式G(x)=x23+x21+x16+x8+x5+x2+1,用它对8bits数据进行扰乱的话,那么就能更好的让0和1出现随机度更高,从而能达到避免长连1或0的情况?
2)对于串行的LFSR,要的是最终的那个D触发器输出;但是对于并行的LFSR的话,需要的就是各个触发器的输出了,可以这样理解的吧?
3)原本数据输入是随机的,任何时刻都可以,让它和扰码电路工作在同一个时钟下,会不会要求严格了。



发表于 2016-9-25 09:44:49 | 显示全部楼层
多项式中的第一项决定了实现是使用多少个寄存器,这个也决定了输出伪随机数据的循环周期,比如第一个多项式,应该是每2^8=256个数据(没有记错的话,不记得是2^7还是2^8),将发生一次数据的循环。后面的多项式则要到2^24会发生一次数据循环。而中间抽头的选择会导致在循环周期内数据随机程度,就是0和1连续出现的模式变化。但并不是任何抽头选择都可以获取较好的随机样式,因此可以挑选的多项式就那么些,都是前人验证过的。一般情况下,较长的多项式比较短的要好。
后面两个问题是具体实现问题,建议复习一下数字电路基础,数据到达时刻随机,我们可以让扰码产生电路在数据到达时才生成一次数据。
 楼主| 发表于 2016-9-25 13:35:00 | 显示全部楼层
回复 4# tao2000
谢谢啦,那我想多了解并行的LFSR结构,有什么资料书可以推荐的呢,我想把这方面搞得彻底点。
发表于 2016-9-30 01:05:34 | 显示全部楼层
并行是串行基于输入数据位宽的表达式积累而已,本质上是用gate count和power换取速度。
LFSR想彻底理解,得看抽象代数里面有关伽罗华域的内容。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-16 21:30 , Processed in 0.020775 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表