数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 307 308 309 310311312 313 314 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求教啊，如何用工具会自动生成BMM文件 - [悬赏 50 信元资产]	yuhaijian0112 2016-10-7	02422	yuhaijian0112 2016-10-7 17:01
请问ncverilog怎么连接debussy ...2 3	cihchenlin 2009-9-4	2113727	落木无风 2016-10-6 20:45
[求助] 问问大家XILINXDE sdk编程资料	yaw2009 2016-10-6	02224	yaw2009 2016-10-6 19:48
[求助] 谁知道serdes两端时钟补偿的原理？求大神	glace12123 2015-7-4	53479	masaka_xlw 2016-10-5 00:57
[求助] 仿真结果与实际测试结果不相符	黎释注册 2016-10-4	24600	黎释注册 2016-10-4 19:14
[求助] DDR3 控制问题请教	nothing92 2016-10-4	13494	yzmerry 2016-10-4 14:29
[资料] 热门芯片设计协议标准资料大放送，参加活动人人有奖！	sweet_singer 2016-3-3	53840	zch菲菲 2016-10-3 22:25
[求助] Quartus生成DDR2 IP Core问题	cc11yy 2016-9-29	34641	诠释幸福 2016-10-2 18:56
[原创] 【持续更新-12月08日更新】普林斯顿大学Computer Architecture中文视频课程 ...2	processor 2012-10-31	1110615	文，蜀黍 2016-10-2 12:59
[求助] 求FPGA控制W5300实现TCP通信的Verilog代码，小弟感激不尽	fengdawei 2016-10-1	03848	fengdawei 2016-10-1 21:09
[求助] 如何设置W5300 ...2 3	上官紫虞 2014-10-17	2312302	fengdawei 2016-9-30 20:07
[求助] 求教啊，如何用工具会自动生成BMM文件	yuhaijian0112 2016-9-30	03088	yuhaijian0112 2016-9-30 11:30
[求助] 请教一下lattice ecp3 ip核的问题	0FFFFFFH 2016-9-30	01734	0FFFFFFH 2016-9-30 11:06
[求助] 边沿对齐的时序约束 ...2	谁枫而飘 2016-9-22	114474	neoitachi 2016-9-30 09:46
[求助] 并行LFSR与串行LFSR的问题	luchuyu 2016-9-24	53566	masaka_xlw 2016-9-30 01:05
[求助] 关于vivado下dcp文件的仿真问题	cruise_bzk 2016-9-29	24693	cdutcl 2016-9-29 22:27
[求助] PCLK三角波	黎释注册 2016-9-29	02480	黎释注册 2016-9-29 18:12
[求助] 求助：关于altera DDR2 uniPHY ip仿真发现时间参数违规	神奇的海螺 2016-9-27	43837	神奇的海螺 2016-9-29 17:32
[求助] 求解AXI4外设如何传入超过32位的数据	fangzr 2016-9-20	13285	zp251105939 2016-9-29 16:22
[求助] 求问为什么在使用chipscope的时候时钟连不上？	dexter2046 2016-9-29	02308	dexter2046 2016-9-29 16:20
[讨论] PCI网卡设计讨论	春野雪 2016-9-29	02261	春野雪 2016-9-29 15:21
[求助] NOR flash	lgy635 2016-4-13	23653	wherever 2016-9-29 15:18
[求助] 想问大家一个延时的问题	z312379500 2016-9-28	32375	zp251105939 2016-9-29 11:21
[求助] negedge rstn问题	mokang0421 2016-9-27	64012	Lry 2016-9-29 11:05
[原创] 建立时间保持时间计算 ...2 3	天天PDF 2011-7-18	2219146	风起云涌66 2016-9-29 09:49
[求助] 300M随路时钟，输出并行数据	zixuan1982 2016-9-28	43656	zixuan1982 2016-9-29 08:50
[求助] 关于FPGA音频处理的问题（16位PCM码）	王虾 2016-9-28	02169	王虾 2016-9-28 21:28
[招聘] FPGA培训招募讲师	清霜一梦 2016-2-16	93939	plkabcing 2016-9-28 20:34
[求助] 关于modelsim后仿真	z312379500 2016-9-28	01949	z312379500 2016-9-28 20:16
[资料] 赛灵思最新成本优化型产品系列选型表下载	jackzhang 2016-9-28	02768	jackzhang 2016-9-28 18:24
[求助] 新手求助	小蓉蛋蛋 2016-9-28	02458	小蓉蛋蛋 2016-9-28 15:16
[求助] 300M随路时钟输出数据	zixuan1982 2016-9-28	02174	zixuan1982 2016-9-28 09:39
[求助] 求教关于chip planner	z312379500 2016-9-21	23277	z312379500 2016-9-28 08:24
[求助] 求助，spartan6 spi配置模式下的烧写失败	nilsolov 2016-9-27	05245	nilsolov 2016-9-27 21:00
[求助] vivado仿真问题请教大神：仿真指令“log -r /*”在vivado自带仿真器中能实现么？	Verilog_ 2016-6-8	23718	neoitachi 2016-9-27 20:17

1 ... 307 308 309 310311312 313 314 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

快速发帖

浏览过的版块

站长推荐 /1