数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31060|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 303 304 305 306307308 309 310 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请问各位前辈，调试设计的FPGA电路，需要什么设备？	札阑丁 2016-9-24	31923	fascinate_lyd98 2016-9-26 11:28
[求助] 我无语了，求高手	djqlyy 2016-9-23	73753	djqlyy 2016-9-25 11:23
[求助] 请教关于时序的问题 ...2	谁枫而飘 2016-9-21	144332	谁枫而飘 2016-9-25 10:34
[求助] set_multicycle_path可用为0吗	谁枫而飘 2016-9-24	11973	谁枫而飘 2016-9-25 10:23
有关ISE仿真	crazy2002 2004-6-26	83344	zhaoliang3924 2016-9-24 11:39
[求助] verilog写的门级d触发器做2分频用modelsim和ise仿真都无法出现波形	lulu1130 2015-2-24	43262	zhaoliang3924 2016-9-24 11:27
[求助] LED-PWM调制	黎释注册 2016-9-24	02690	黎释注册 2016-9-24 08:46
[求助] 用FPGA做的DDS有毛刺 ...2	kandy286 2013-12-26	116494	schottky163 2016-9-23 22:52
两个时钟clka,clkb，通过sel信号2选1。处理方法探讨。 ...2	hamham_ww 2009-8-31	1112799	schottky163 2016-9-23 22:36
[求助] 请教一个关于k7 fpga multiboot的问题 - [悬赏 300 信元资产]	xduryan 2016-9-21	13828	xduryan 2016-9-23 20:43
[讨论] 如何让ISE根据约束自动添加iodelay来满足时序关系	挂在天边的鱼 2013-10-11	85751	谁枫而飘 2016-9-23 20:30
[求助] VHDL编程问题 - [悬赏 5 信元资产]	kayjoa 2016-9-23	03139	kayjoa 2016-9-23 20:01
[求助] 用ise和modelsim做系统时序仿真，单比特数据的问题	zhaoliang3924 2016-9-23	22647	zhaoliang3924 2016-9-23 18:39
[原创] 请教个小问题	atlandis 2016-9-21	33221	atlandis 2016-9-23 18:00
[求助] 代码求助!!!!!!!!	as0920 2016-9-20	63471	刘美瑶 2016-9-23 17:24
[求助] DDR3在write leveling步骤出错	xxrw2007 2016-7-1	84358	xxrw2007 2016-9-23 15:41
[求助] 光纤自环收数问题	昶橙子 2016-9-23	02142	昶橙子 2016-9-23 15:33
[资料] verilog培训教程 ...2	cccoccc 2009-12-26	125796	QQben 2016-9-23 14:32
[求助] ISE引出时钟信号时报错	silverwolfman 2016-9-23	33747	bjutzhang 2016-9-23 13:59
[求助] 在算式里先用乘法在用除法最后的结果错误为什么	4746500 2016-9-22	2962	4746500 2016-9-23 11:08
[讨论] 前几天MTK面试题，两DFF中间加LATCH，分析建立保持时间？恳请大神指点 ...2	hiwzy 2016-9-20	117181	又是一个号 2016-9-23 10:26
[求助] 求一个DDR的控制器例子 ...2	1072978274 2014-9-12	107803	荒漠小草 2016-9-23 09:43
[求助] 求教熟悉xilinx IOB的大神 - [已解决]	xduryan 2016-9-22	32835	xduryan 2016-9-22 19:38
[求助] FPGA 笔试题目	jiang-- 2016-9-22	02418	jiang-- 2016-9-22 19:21
[解决] ISE综合时inout信号被优化掉	daneast 2016-9-13	33350	atomdust 2016-9-22 17:41
[求助] xilinx反相器的实现 - [悬赏 100 信元资产]	xduryan 2016-9-22	12557	atomdust 2016-9-22 17:38
[资料] 分享一个有用的资料	nevio 2016-7-12	12308	xiaopingwl 2016-9-22 15:31
[资料] 明德扬分享--点拨FPGA视频 100个案例免费下载 ...2 3	panwm100 2015-9-18	269030	xiaopingwl 2016-9-22 15:18
[求助] PCIE IP使用 - [悬赏 1 信元资产]	zhaoyang_yt 2016-9-21	44428	zhaoyang_yt 2016-9-22 09:36
[求助] 求问有没有Xilinx Virtex V5-XC5VLX330相关的FPGA开发板	drysky 2016-9-21	02360	drysky 2016-9-21 18:55
[求助] 为什么spartan6使用`define会报错	royy27 2016-9-21	01605	royy27 2016-9-21 16:45
[资料] QUARTUSII 6.0中文使用说明	zxopenwgb 2016-9-21	13241	neoitachi 2016-9-21 14:36
[求助] 求高手指教如何将数据初始化进FPGA板子上的DDR3中！	fyj2270 2013-5-1	86319	荒漠小草 2016-9-21 12:26
[原创] ad9826 输出不正常，怎么回事 ...2	fanwei0722 2013-7-29	1218134	荒漠小草 2016-9-21 12:16
[求助] 求救啊！Modelsim不能仿真 ...2	fj773 2013-2-24	1912027	荒漠小草 2016-9-21 12:04

1 ... 303 304 305 306307308 309 310 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31060|排名: 8

快速发帖

浏览过的版块

站长推荐 /1