|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
目前PCIE的研究陷入困境,剩下的几个难题凭我个人的能力完全不能解决了,特希望高手能帮助我一同解决这几个难题,解决完后将会共享这几个难题,谢谢
1 :PCIE的数据流控制模式,也就是FC流模式,协议里规定的是8,而在FPGA中却是211,一直不明白原因
2 : PCIE的RC模式,在RC模式下,连最基本的仿真都完成不了,更不要提研究RC模式了,
3 :CDR(时钟数据恢复),在论文中提到了空间采集模式,这可以还原时钟数据,但是PCIE高达2.5G的频率,也就是250M的数据流,怎么产生基本的时钟,需要几个相位 ???
4 :PCIE的AER模式,不管我怎么设置寄存器,AER的寄存器总是雷打不动,
以上就是这4个棘手问题,希望高手们能指导我解决。
谢谢了 |
|