数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 299 300 301 302303304 305 306 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问Synplify_premier如何利用tcl cmd 退出GUI界面	363983948 2015-4-24	13312	踏燕马 2016-12-16 19:03
[求助] ddr2写入数据的时候，一行一行的写入与顺序写入的区别？	z894811350 2015-8-27	73936	daneast 2016-12-16 16:44
[求助] smic18_ss.db smic18_ff.db有甚区别啊	W13675308408 2014-10-6	53115	yixinttt 2016-12-16 12:23
[原创] 请教perl编译成dll	atlandis 2016-12-16	02026	atlandis 2016-12-16 10:27
[求助] altera LPM ADD SUB核问题	z312379500 2016-12-16	02770	z312379500 2016-12-16 10:08
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 ...2	flyingsheep 2013-4-1	1712743	ningyuan198 2016-12-16 09:59
[求助] 项目寻求合作：有没有开发过ZYNQ+9371的高人？	yzc303 2016-12-15	11822	alex_leexiao 2016-12-16 09:16
[讨论] 有偿求助AD9364的FPGA配置和使用（700RMB/天）（北京）	yangqinbiao 2016-12-12	83170	yangqinbiao 2016-12-15 21:55
[活动] 周六到中科院大学见证国内第一场RISCV和FPGA加速主题交流活动	qiang0204 2016-12-15	08633	qiang0204 2016-12-15 20:19
[求助] 关于quartus中Error: Can't elaborate user hierarchy的问题	畅言幂语 2013-11-5	322556	HMXW 2016-12-15 17:02
[求助] CIVGX FPGA QuartusII 11.1 DDR2调试总结。。。快被Altera折磨疯了。。。 ...2 3	psd0208 2011-7-29	2817196	abner_cheng 2016-12-15 15:56
[资料] 还在愁硬件开发效率低下_6个硬件开发小助手分分钟给你助攻	zxopenwgb 2016-12-15	12135	princecity 2016-12-15 15:53
[求助] 谁能帮忙解释下pcie type1 在设置header地址使用问题？	yangweijlu 2016-12-14	23420	yangweijlu 2016-12-15 12:28
[原创] 《半导体行业2016年度报告》即将来袭\|摩尔精英	MooreElite 2016-12-14	12172	robbie1121 2016-12-14 20:49
[求助] vcs仿真参数+vcsd是什么用途？	newwalkman 2016-11-15	13188	newwalkman 2016-12-14 17:16
[原创] 可综合的快速除法器的设计verilog	zhangbinbin92 2015-4-13	66261	huster 2016-12-14 17:00
[求助] dc综合时，怎么才能不使用design ware？	xiangpeis 2016-12-14	01942	xiangpeis 2016-12-14 09:39
光同步数字传送网---韦乐平.pdf ...2 3	flb19850611 2009-3-15	249409	交错世界 2016-12-14 09:35
[求助] 菜鸟求助关于Vivado生成IP核的问题	jinzhuzhechixp 2016-11-27	22763	jinzhuzhechixp 2016-12-13 11:08
[求助] vivado 在PR的时候，用什么命令使bufg可以从16个增加到32个？	Tony.lu 2016-12-3	53733	tao.xing455 2016-12-13 10:38
[求助] 7系列GTX串行收发器vivado仿真的疑惑	covid@126.com 2016-12-5	63664	tao.xing455 2016-12-13 10:32
[求助] altera 的fpga中ddr2-IPcore的使用 ...2	liily 2014-6-4	1010519	abner_cheng 2016-12-13 10:26
[求助] DDR2 初始化不成功	fanny_haiyun 2014-10-14	56612	abner_cheng 2016-12-13 10:11
[求助] 关于ddr型接口时序的问题讨论，希望能给小弟提些建议	jie768029 2016-12-12	02606	jie768029 2016-12-12 21:05
[资料] "modelsim-win32	zxopenwgb 2016-9-25	23202	gj77010408 2016-12-12 20:01
[求助] 求助幫忙 FSM VERILOG~ - [悬赏 10 信元资产]	syuan08 2016-12-12	02138	syuan08 2016-12-12 19:53
[求助] verilog vhdl 混编的仿真问题	djqlyy 2016-12-12	02092	djqlyy 2016-12-12 10:13
[求助] systemverilog	孤独的老虎 2016-12-11	01658	孤独的老虎 2016-12-11 15:58
[求助] 为什么flush和sram之类的要再接一个spi ip再通过spi连接到AHB总线上	851018986 2016-12-10	01660	851018986 2016-12-10 09:48
[求助] FPGA程序只上电运行一瞬间	国之利刃 2016-12-8	22448	caojianxun 2016-12-9 19:12
[调查] synplify 2015.03似乎能用2012版本的和谐方法	h2o_freely 2016-12-9	02792	h2o_freely 2016-12-9 17:59
[原创] 软件不给力啊	atlandis 2016-12-9	02240	atlandis 2016-12-9 16:55
[原创] 请教安装synplify的问题	atlandis 2016-12-9	12218	atlandis 2016-12-9 15:39
[求助] UVM 中sequence和driver的response使用求助	lx2116 2016-12-5	33054	lx2116 2016-12-9 15:06
[求助] 求组emmc5.1的Command queue	kloda 2016-10-19	55607	charles_lu 2016-12-9 13:51

1 ... 299 300 301 302303304 305 306 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 11

快速发帖

浏览过的版块

站长推荐 /1