EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 299 300 301 302303304 305 306 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助一个verilog语法问题 ...2	z312379500 2016-10-27	194833	ljjwwy 2016-11-15 10:51
[求助] 紧急求助！！（原本用cycloneii开发板做的程序换成cyclone iii来做的时候系统错误）	懊恼的FPGA 2016-11-14	12584	ljjwwy 2016-11-15 10:19
[求助] Virtex-5系列FPGA对时钟的要求	pmx152026862 2016-11-15	02109	pmx152026862 2016-11-15 09:32
[求助] 新手学习verilog的两个问题 ...2	GreatGBL 2016-11-11	104301	GreatGBL 2016-11-15 02:20
[求助] fpga新手入门，请教大神帮帮忙 ...2	New_State 2016-11-8	104223	yirujiwang 2016-11-14 17:36
[求助] the clock of DDR3 has multiple driver(s)	汉白雪玉 2016-11-13	12598	汉白雪玉 2016-11-14 17:13
[原创] XST和synplify综合出的结果完全不一致 ...2	zhangxptt 2016-11-10	105376	sme-ic 2016-11-13 20:42
[活动] 【zynq征文】u-boot image生成精华1	huxiaokai2005 2013-2-18	410974	bjxydedu118 2016-11-13 11:29
[求助] STM32怎么读取FPGA的输出数据	渐近的线 2016-11-7	12451	北京小黑 2016-11-12 12:39
[请教]Verilog RTL级与行为级描述有何区别？ ...2 3 4 5 6..8	fcc124 2005-11-9	7337733	北京小黑 2016-11-12 12:23
[求助] 有一个c语言算法怎么build成一个windows 下可执行的exe？	hongfeng575 2016-11-11	12138	hongfeng575 2016-11-12 10:40
[求助] Xlinix FPGA时钟使用的问题	wsz561208 2015-10-22	22638	shaohaijun 2016-11-11 21:41
[求助] 已有图像处理的matlab算法，怎么来用这种算法在FPGA上来实现视频处理	Azure39 2016-11-10	32245	冲出藩篱 2016-11-11 19:23
[求助] 关于ddr3 mig仿真用户控制接口时序的疑问	daneast 2016-11-11	01853	daneast 2016-11-11 17:37
[求助] 时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？ ...2	钢铁孙 2016-10-27	146448	钢铁孙 2016-11-11 16:32
[求助] STA后report_timing的报告分析	hxfwdzx 2010-11-2	87248	黑色快乐 2016-11-11 16:03
[资料] 设计练习实例	wsz561208 2015-11-3	12533	liguchu 2016-11-11 12:39
[求助] 现在感觉chipscope对设计本身有影响，怎么解决呢？求前辈。。	fkl523 2016-10-10	94971	1292569609 2016-11-10 21:42
[求助] 基于roach2数字频谱仪的开发	静陌如玉 2016-11-10	01453	静陌如玉 2016-11-10 15:47
[求助] ALTERA中RAM的读数问题	djqlyy 2016-11-10	01788	djqlyy 2016-11-10 11:46
[求助] Verilog求助！！！急	1252005989 2016-11-5	42464	huster 2016-11-10 10:15
[求助] ise调用	1252005989 2016-11-7	12757	zxlyyl 2016-11-10 09:33
[求助] 异步FIFO跨时钟域_求助	1319152608 2016-11-7	52544	zxlyyl 2016-11-10 09:30
[求助] systemc里面的sc_out型数据有没有类似模块运行后才能出值的性质	qwe2508 2016-11-9	01579	qwe2508 2016-11-9 23:20
[求助] quartus怎么设置时序约束	mening 2016-11-8	22605	谁枫而飘 2016-11-9 20:52
[求助] cyclone V DDR3 读写错误	nothing92 2016-10-29	96177	daviehj 2016-11-9 15:16
[求助] verilog中reg变量申明的疑问	freebigfish 2016-11-8	32558	huster 2016-11-9 14:45
[求助] 一款fpga的板子能最大能跑多大时钟频率，怎么确定？ ...2	hzc191025 2014-8-4	1211687	shaohaijun 2016-11-9 10:49
[求助] 求助：chipscope 里面有俩个时钟但是有一个时钟一直不对，如何设置系统时钟	小白可还好？ 2016-11-9	23966	小白可还好？ 2016-11-9 10:32
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员解决北京户口	wangalt 2016-11-9	02569	wangalt 2016-11-9 09:29
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员	wangalt 2016-11-3	33004	wangalt 2016-11-9 09:28
[讨论] sdram问题	董小三 2016-11-8	22556	justfigo 2016-11-8 22:42
再发几个关于除法的文章，大家可以看看 ...2	天地一逍遥 2009-8-6	105442	geff 2016-11-8 15:28
[求助] 一个激励里面我有PCLK和CLK，那我#5这种延迟怎么控制由哪个时钟产生	851018986 2016-11-8	22044	851018986 2016-11-8 14:40
[求助] 问几个问题，求大神解答 ...2	马工 2016-11-4	104459	马工 2016-11-8 13:54

1 ... 299 300 301 302303304 305 306 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 19

快速发帖

浏览过的版块

站长推荐 /1