数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 295 296 297 298299300 301 302 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有没有人做过FIR多相下采样滤波器？为啥输入频率高会造成输出失真？	jingxinxiude 2017-1-10	22715	fascinate_lyd98 2017-1-12 11:05
[求助] 大家知道市场上有能产生1.8V的外接引脚的FPGA开发板吗？	天涯_0 2017-1-12	01670	天涯_0 2017-1-12 09:43
[求助] 关于FPGA下载bit文件错误的问题	feiyangbaxia 2017-1-5	53535	feiyangbaxia 2017-1-11 18:34
[原创] PCI接口项目承接	春野雪 2017-1-11	02048	春野雪 2017-1-11 16:23
[求助] timequest set_input_delay	whyyxn 2013-2-26	97566	gommy 2017-1-11 15:50
[求助] 关于FPGA综合	tastya 2016-12-26	44409	teemo 2017-1-11 13:24
[求助] 怎么在ChioScope里使用两个采样时钟？	菜鸟要飞 2017-1-11	12496	菜鸟要飞 2017-1-11 11:04
[求助] QUARTUS II 13怎么把寄存器固定到IO里面	djqlyy 2017-1-11	33209	rainwerstone 2017-1-11 11:02
[求助] 违反时序约束为什么不报错呢？	djqlyy 2017-1-11	01994	djqlyy 2017-1-11 10:41
[求助] 做过FPGA 数字音频会议系统的高手们请进	wilson2017 2017-1-9	42530	wilson2017 2017-1-11 09:47
[讨论] 单比特信号同步器	飘渺仙 2017-1-5	13022	飘渺仙 2017-1-11 09:38
[求助] FF 和 RR分别代表什么意思	djqlyy 2017-1-11	03121	djqlyy 2017-1-11 09:15
[求助] 关于例化乘法器的问题	z312379500 2017-1-11	02159	z312379500 2017-1-11 09:07
[原创] ISE13.2工程升级到14.7综合之后笔记本综合ISE软件崩溃问题	xiyou515 2017-1-11	01372	xiyou515 2017-1-11 08:52
[原创] vim quickfix ncverilog 配置 ...2 3	yzt000000 2011-2-28	2410410	yzt000000 2017-1-10 21:45
[求助] Modelsim 仿真出错 “Module 'IBUFG' is not defined” ...2	lbcumt 2015-1-26	1318476	zhaoxinghaixd 2017-1-10 17:32
[求助] QUARTUS 中能固定输出延时吗	djqlyy 2017-1-10	02309	djqlyy 2017-1-10 16:32
[求助] 关于FPGA（xilinx）时序约束的几个问题求助？	hollandvan 2017-1-9	52338	rainwerstone 2017-1-10 14:46
[求助] FPGA控制CH376	slsfamily 2017-1-10	02153	slsfamily 2017-1-10 14:33
[求助] 计数器，时序 ...2	汉白雪玉 2016-12-6	165618	rainwerstone 2017-1-9 16:42
[原创] 用FPGA做一些课程设计，有没有有经验的！多准备点money送你！	chenwen3678 2017-1-9	01607	chenwen3678 2017-1-9 15:51
发帖咨询：xc7z020中的PL处理器如何驱动PS处理器中的DDR3控制器啊？精华1	kaikai_2014 2014-10-21	44937	constatine 2017-1-9 15:48
[资料] 发个ic61 base的地址,不要积分	641695596 2012-7-29	74352	constatine 2017-1-9 15:45
[求助] SUNG异步fifo style2 求解释	dyytx 2017-1-7	12236	constatine 2017-1-9 15:43
[求助] 请教大家debussy怎么添加Xilinx的库？ ...2	achillowy 2011-2-23	1311845	constatine 2017-1-9 15:39
[求助] dc综合时，怎么才能不使用design ware？	xiangpeis 2016-12-14	42464	edacw 2017-1-9 15:38
[原创] 解读标准CJJ 89-2012中关于路灯电缆和接头的要求	byelectric 2016-9-8	93443	constatine 2017-1-9 15:36
[求助] chipscope 时钟信号	风起云涌66 2016-5-25	74632	constatine 2017-1-9 15:36
[原创] ISE13.2直接升级到14.7综合之后ISE软件崩溃问题	dx126321 2017-1-9	01903	dx126321 2017-1-9 15:34
[招聘] 寻兼职FPGA工程师长期合作	laserjohn 2017-1-3	64030	constatine 2017-1-9 15:22
[求助] 判断EEPROM烧写完毕信号问题 ...2	thvvsherry 2016-11-29	105003	ysqsmallfish 2017-1-9 14:25
[讨论] 分频时钟到底该怎么用？	谁枫而飘 2016-12-24	84406	ysqsmallfish 2017-1-9 14:23
[讨论] 是什么导致的这样大的效率差距	AnswerLJ 2016-9-26	53091	AnswerLJ 2017-1-9 11:45
[活动] 兼职 FPGA+硬件工作	tomdong074 2016-12-22	23210	xiaoyqing 2017-1-7 20:00
[求助] 使用XILINX自带的除法IP核，MAP速度太慢	foxconnwyb 2017-1-6	12688	xiaoyqing 2017-1-7 19:50

1 ... 295 296 297 298299300 301 302 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 11

快速发帖

浏览过的版块

站长推荐 /1