EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31143|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 298 299 300 301302303 304 305 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ALTERA中RAM的读数问题	djqlyy 2016-11-10	01712	djqlyy 2016-11-10 11:46
[求助] Verilog求助！！！急	1252005989 2016-11-5	42293	huster 2016-11-10 10:15
[求助] ise调用	1252005989 2016-11-7	12623	zxlyyl 2016-11-10 09:33
[求助] 异步FIFO跨时钟域_求助	1319152608 2016-11-7	52466	zxlyyl 2016-11-10 09:30
[求助] systemc里面的sc_out型数据有没有类似模块运行后才能出值的性质	qwe2508 2016-11-9	01514	qwe2508 2016-11-9 23:20
[求助] quartus怎么设置时序约束	mening 2016-11-8	22509	谁枫而飘 2016-11-9 20:52
[求助] cyclone V DDR3 读写错误	nothing92 2016-10-29	96053	daviehj 2016-11-9 15:16
[求助] verilog中reg变量申明的疑问	freebigfish 2016-11-8	32479	huster 2016-11-9 14:45
[求助] 一款fpga的板子能最大能跑多大时钟频率，怎么确定？ ...2	hzc191025 2014-8-4	1211499	shaohaijun 2016-11-9 10:49
[求助] 求助：chipscope 里面有俩个时钟但是有一个时钟一直不对，如何设置系统时钟	小白可还好？ 2016-11-9	23877	小白可还好？ 2016-11-9 10:32
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员解决北京户口	wangalt 2016-11-9	02492	wangalt 2016-11-9 09:29
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员	wangalt 2016-11-3	32901	wangalt 2016-11-9 09:28
[讨论] sdram问题	董小三 2016-11-8	22442	justfigo 2016-11-8 22:42
再发几个关于除法的文章，大家可以看看 ...2	天地一逍遥 2009-8-6	105338	geff 2016-11-8 15:28
[求助] 一个激励里面我有PCLK和CLK，那我#5这种延迟怎么控制由哪个时钟产生	851018986 2016-11-8	21959	851018986 2016-11-8 14:40
[求助] 问几个问题，求大神解答 ...2	马工 2016-11-4	104313	马工 2016-11-8 13:54
[求助] 上海澜起科技如何	红枫 2016-10-14	24055	lei619lei 2016-11-7 21:35
[求助] 怎样控制altera的以太网IP核呢？	shenqixian 2015-1-18	44236	荒漠小草 2016-11-7 14:19
[其它] 有谁比较懂Xilinx中的BUFGMUX原语	fanny_haiyun 2014-8-21	912436	jerrycao 2016-11-7 11:06
[求助] 同步FIFO数据延迟1t设计问题	a4g5i6 2016-11-7	02024	a4g5i6 2016-11-7 02:55
[求助] signalTap采集数据不准确的问题	slice 2016-10-27	53409	冲出藩篱 2016-11-6 17:13
[讨论] FPGA现在是不是挺火的？遇到好多学习的	bjxydedu118 2016-11-5	22519	爱吃饭的鱼 2016-11-5 20:52
[求助] 突然想听听大家关于ise和quartusII的讨论 ...2 3	huiyuanai3 2014-4-16	2415607	小白不黑 2016-11-5 19:11
[讨论] 想问下数字IC前端中的integration和flow是什么	余晖尽落 2016-11-4	22721	余晖尽落 2016-11-5 12:58
[求助] 求助win10安装ise14.7 ...2	余晖尽落 2016-11-1	156618	abiggg 2016-11-5 11:16
[求助] 有参加过大学生集成电路设计大赛的吗	叫二哈的哈士奇 2016-11-4	12410	叫二哈的哈士奇 2016-11-4 21:15
[求助] 大虾请进：modelsim do 文件中老是看到 log -r /* ...2	hongyijia13 2013-11-19	129033	v587alex 2016-11-4 11:15
[求助] 如何保证高速时钟的信号线输出正确	524781735@qq.co 2016-11-3	12214	v587alex 2016-11-4 10:50
[求助] 为什么差分信号不能设置drive strength？	YYFFLLMMNN 2016-11-4	01411	YYFFLLMMNN 2016-11-4 10:49
[求助] 在Double Data Rate时，STA为什么知道检查哪个edge？	xiangpeis 2016-11-3	22450	v587alex 2016-11-4 10:47
[求助] RTL视图中的加法器的位宽多一位	黄基基 2016-11-3	12392	sleeplessvenus 2016-11-3 23:42
[求助] 求助：如何将一个压缩文件写入ｆｐｇａ控制的ｆｌａｓｈ存储器里？	shenqixian 2016-11-3	02158	shenqixian 2016-11-3 17:14
[求助] 悬赏] 请问这个句式合法吗： a[num+1] <= 1'b0 - [悬赏 100 信元资产]	bush009 2016-10-29	62969	muyuefei 2016-11-3 15:17
[求助] 新手求助NgdBuild 924错误	freebigfish 2016-11-3	02044	freebigfish 2016-11-3 14:12
[求助] quartus13.0联立ModelSim仿真问题 - [悬赏 1 信元资产]	Avehlcy 2016-11-2	12342	201521010416 2016-11-3 09:53

1 ... 298 299 300 301302303 304 305 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31143|排名: 12

快速发帖

浏览过的版块

站长推荐 /3