在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: logilas

[求助] PAL制式显示FPGA实现问题

[复制链接]
发表于 2010-8-11 14:45:29 | 显示全部楼层
关注当中
发表于 2010-8-11 15:47:00 | 显示全部楼层
同关注。。。
发表于 2010-8-13 17:50:24 | 显示全部楼层
同样关注。。。。
发表于 2011-6-7 21:41:03 | 显示全部楼层
最近也在做这个,对于这里面的时序也很纳闷
感觉好像是第一个场同步齿脉冲前沿与行同步点重合处是奇数场第1行的起点,以这个起点算第23.5到310行是行数据有效期。偶数场得齿脉冲前沿与行同步点相差半个行周期
发表于 2012-5-11 15:47:08 | 显示全部楼层
关注当中
发表于 2012-8-24 18:21:00 | 显示全部楼层
我也在搞这个。 不过是解码方面 的。 更加难了。
发表于 2013-3-14 14:22:24 | 显示全部楼层
需要参考下您才程序847338566@qq.com 谢谢。
发表于 2016-12-21 17:09:26 | 显示全部楼层
不知楼主问题解决了吗?最近也在做这个,请教!
发表于 2016-12-21 20:52:29 | 显示全部楼层
刚开始搞PAL,不太懂想请教,是在FPGA处理好以后,经过DA,就可以直接在电视显示了吗?还是需要再接一个解码器才行?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:24 , Processed in 0.020245 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表