设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问斑竹一个关于dpll的问题
123
返回列表 发新帖
楼主: guanfree

请问斑竹一个关于dpll的问题

[复制链接]
camelking
发表于 2009-12-1 19:18:46 | 显示全部楼层
在E1的时钟提取中,也要用到DPLL,但目前思想还不太清楚!希望能学到点东西.
回复 支持 反对

举报

ptthjt
发表于 2009-12-1 19:52:54 | 显示全部楼层
safdsfds
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhujingrui2009
发表于 2010-5-4 18:46:35 | 显示全部楼层
gsdfgsdfgdsf
回复 支持 反对

举报

jason1988
发表于 2010-8-18 14:03:34 | 显示全部楼层
dpll做的完整的能实现大的倍频吗。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

semico_ljj
发表于 2011-1-16 19:54:51 | 显示全部楼层
nice...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ralphtw
发表于 2014-11-19 15:36:52 | 显示全部楼层
learning !!!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

guolh
发表于 2016-12-20 15:32:03 | 显示全部楼层
E1 平滑锁相环可以这样做么？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 23:34 , Processed in 0.028108 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表