在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求推荐 FPGA 画时序图的软件 rainwerstone 2017-1-11 43209 fkrhenryolanga 2017-1-20 03:14
[求助] gtx,118和115的参考0和参考时钟1都接了,那么117和116还用接嘛?型号是k7—325t mr.jerk 2017-1-17 43475 fkrhenryolanga 2017-1-20 03:08
[求助] vivado下找不到SPI的IP核 挂在天边的鱼 2017-1-19 02558 挂在天边的鱼 2017-1-19 22:21
[求助] 请教FPGA用SRIO通信时Doorbell发送和响应检测的问题  ...23 212dahai 2014-10-25 2312914 fwfjndx 2017-1-19 15:03
[求助] SDK Error: Could not find frame base for " < Function Name > " li869725671 2017-1-18 01767 li869725671 2017-1-18 20:31
[求助] 混频 duan1234 2017-1-18 02640 duan1234 2017-1-18 17:15
[求助] JTAG烧写速率问题 无所谓 2017-1-18 03245 无所谓 2017-1-18 15:02
[求助] emmc与ufs在原理上的区别是什么?它们的command queue有何不同吗? digital_ic_d 2017-1-18 02228 digital_ic_d 2017-1-18 09:46
[求助] 高速ad中JESD204B接口 电子悟空 2016-8-24 23773 320070921971 2017-1-17 23:33
[求助] Vivado2013.3在linux 64位系统下安装 tangxij 2014-2-18 23856 frank_chen203 2017-1-17 16:35
[求助] FPGA程序固化问题,急,急 无所谓 2017-1-17 75520 zhqhzj 2017-1-17 15:21
[讨论] 条件判断语句能否这样嵌套使用 daneast 2017-1-14 32494 Timme 2017-1-16 21:06
[求助] 一个奇怪的问题请教  ...2 zpsky 2016-12-19 115208 xiaogou1233 2017-1-16 16:48
[求助] 如何实现多输入单输出端口功能 sheerlala 2017-1-11 62938 飘渺仙 2017-1-16 13:53
[原创] 请教各位大神,xilinx FPGA DCM复位问题? 320070921971 2017-1-16 02505 320070921971 2017-1-16 12:47
[求助] FPGA对USB的读写问题 djqlyy 2017-1-16 01564 djqlyy 2017-1-16 11:09
[求助] testbench和RTL之间的时序问题 dyytx 2017-1-13 22314 haimo 2017-1-16 10:54
[求助] verilog 怎么把字符串 一个字符一个字符发送 ok407371195 2017-1-10 82671 QQben 2017-1-16 10:47
[讨论] 为什么要用状态机,或者说什么情况下非用状态机不可!  ...2 rainwerstone 2017-1-11 126708 rainwerstone 2017-1-16 10:31
[求助] 关于FPGA逻辑电路所需要的时钟周期数的计算 feiyangbaxia 2017-1-11 73659 越远 2017-1-16 09:25
[求助] DMA传输中所遇到的问题 anytao 2017-1-9 22717 ahua089403 2017-1-15 23:08
[求助] verilog 写的串口 在一个状态机里面,有一个寄存器无法执行赋值语句  ...2 ok407371195 2017-1-3 154935 ahua089403 2017-1-15 22:44
[求助] [求助]状态机跳转错误! amabag 2017-1-15 02679 amabag 2017-1-15 21:08
[原创] ubuntu 14.04 64位系统 安装IUS9.20 (32位软件)的问题和解决,已成功安装 wide_road 2016-3-16 13332 schsu1 2017-1-15 16:17
[求助] 如何用verilog hdl实现求数组的第k大 sheerlala 2016-12-26 63463 kuang123678 2017-1-15 14:51
[求助] XILINX FPGA复位 黎释注册 2016-12-19 83579 youyou_hua 2017-1-14 22:59
[求助] srio的收发接反了,可以反用嘛  ...2 mr.jerk 2017-1-10 115294 youyou_hua 2017-1-14 22:46
[讨论] FPGA中memory的应用——多通道共享缓存 ??实际中的问题!!!  ...2 shiyinjita 2013-3-1 1813547 youyou_hua 2017-1-14 22:43
[求助] 用verilog如何编写一个既快速又省资源的整型开方函数呢?  ...2 maybeyang 2013-11-7 1111546 rainwerstone 2017-1-14 12:12
[调查] 请问,FPGA的应用在哪些领域占优势? xyx_xt 2017-1-9 53156 rainwerstone 2017-1-14 12:09
[求助] Vivado综合后很多模块被优化 3008202060 2017-1-13 34134 3008202060 2017-1-14 08:35
请教如何使用HSPICE求电路中各节点的电容 fcc124 2007-5-4 87125 DPWM 2017-1-13 18:04
[原创] simvision可以看用来看netlist的电路图吗? crazyradio 2017-1-13 02221 crazyradio 2017-1-13 16:33
[求助] FMC接口的PCB设计 盛夏de空城 2017-1-13 23543 盛夏de空城 2017-1-13 15:20
[讨论] xilinx FPGA时钟是怎样布线的 rainwerstone 2017-1-12 12493 tao2000 2017-1-12 16:59
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-28 15:05 , Processed in 0.039714 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块