为什么要用状态机，或者说什么情况下非用状态机不可！

西西在冰城

1.状态机实例化成为电路以后结构应该是多路选择器，根据case（）括号内状态确定执行什么样子的操作。
2.在用if（）状态太多的时候，用case比较清楚，不过发现一个事情，如果不同if（）的条件，是可以并行执行的，但是case（）就只会选择一个状态执行。
3.我之前也觉得我就这样写逻辑好好的，为什么非要用状态机实现。后来条件多了，果然状态机清楚也方便。
4. Fpag和单片机区别还是明显的，或者说fpga和软件区别还是明显的。不过现在出现SOC架构的，说明他们谁也不能取代谁，各有优势吧。

ltshan

回复 9# rainwerstone

写verilog要时常想综合后的电路是怎么样。 要去掉软件痕迹。

rainwerstone

回复 12# ltshan


   同意！！！